網(wǎng)站建設(shè)畢業(yè)論文5000字國(guó)內(nèi)廣告投放平臺(tái)
板級(jí)電源分配網(wǎng)絡(luò)的分析與仿真
在硬件電路設(shè)計(jì)中，電源系統(tǒng)的設(shè)計(jì)是關(guān)鍵步驟之一，良好的電源系統(tǒng)為電路板
上各種信號(hào)的傳輸提供了保障。本章將研究電源完整性的相關(guān)問題，并提出一系列改
進(jìn)電源質(zhì)量的措施。
3.1 電源完整性
電源完整性（Power Integrity）簡(jiǎn)稱為 PI，是指電源分配網(wǎng)絡(luò)（Power Distribution
Network，PDN）能夠滿足負(fù)載芯片對(duì)電源的需求。其設(shè)計(jì)目標(biāo)主要有兩個(gè)：一是為
負(fù)載提供干凈的供電電壓，二是為信號(hào)提供低噪聲的參考路徑[21]。
隨著芯片開關(guān)速度和晶體管數(shù)量的不斷提高，芯片的功耗不斷增加，開關(guān)在切換
時(shí)所需的瞬態(tài)電流需求越來越大，這些變化給電源分配網(wǎng)絡(luò)的設(shè)計(jì)提出了巨大的挑戰(zhàn)。
電源分配網(wǎng)絡(luò)主要由如下幾部分組成：電源芯片、安裝在 PCB 板上的電容以及芯片
內(nèi)部的電容和電源網(wǎng)絡(luò)。本文主要針對(duì)安裝在 PCB 板上的電容、電源和地平面進(jìn)行
分析。
3.1.1
電源噪聲的來源
電源噪聲的來源主要包括三個(gè)方面：
（1）電源芯片輸出存在紋波。這部分噪聲由芯片的制作工藝以及工作原理等決
定，當(dāng)選擇好電源芯片時(shí)，相應(yīng)的輸出噪聲就會(huì)存在。常用的電源芯片有開關(guān)電源和
線性電源兩種。開關(guān)電源的優(yōu)點(diǎn)是發(fā)熱少，轉(zhuǎn)換效率高，一般可以達(dá)到 85%，輸出電
流大，缺點(diǎn)是輸出的波動(dòng)較大，且可能會(huì)有尖峰脈沖，需要在輸出端添加磁珠來改善。
而線性電源的發(fā)熱較為明顯，轉(zhuǎn)換效率較低，但是線性電源的輸出穩(wěn)定，紋波較小。
要根據(jù)供電要求靈活選用。
（2）穩(wěn)壓電源無法及時(shí)響應(yīng)快速變化的負(fù)載電流需求。隨著芯片工作頻率的不
斷提高，芯片需要的電流變化的頻率也越來越高，當(dāng)該頻率超過穩(wěn)壓電源的調(diào)整頻
率時(shí)，穩(wěn)壓電源就無法及時(shí)為負(fù)載提供足夠的電流，進(jìn)而導(dǎo)致輸出電壓下降，產(chǎn)生
電源噪聲。
（3）電源路徑和地路徑上存在壓降[22]。由于電源路徑和地路徑存在阻抗，當(dāng)電
流流過這些路徑時(shí)，就會(huì)產(chǎn)生壓降，因此負(fù)載電壓就會(huì)隨著電流的變化而產(chǎn)生波動(dòng)。
同時(shí)過孔、封裝引腳和芯片內(nèi)部的電源網(wǎng)絡(luò)也存在阻抗，都會(huì)產(chǎn)生壓降。
3.1.2
建立仿真模型
仿真軟件選擇 Cadence 公司的 Allegro PCB PI Option XL 組件，該組件可進(jìn)行電
源噪聲分析和高速 PCB 電源分配系統(tǒng)的設(shè)計(jì)，其仿真功能主要分為單節(jié)點(diǎn)仿真和多
節(jié)點(diǎn)仿真兩種[23]。單節(jié)點(diǎn)仿真僅考慮電容的去耦能力和目標(biāo)阻抗之間的關(guān)系，通過該
仿真可以對(duì)比不同去耦電容網(wǎng)絡(luò)的去耦能力的差別，方便用戶選擇合適的去耦電容網(wǎng)
絡(luò)。多節(jié)點(diǎn)仿真則會(huì)考慮噪聲源信號(hào)、電容的濾波半徑和電容的布局等參數(shù)，該仿真
結(jié)果更接近真實(shí)的情況，通過多節(jié)點(diǎn)仿真可以完成去耦電容的布局工作。仿真軟件的
基本使用流程如圖 3.1 所示。
由于本章的主要內(nèi)容在于電源完整性相關(guān)問題的分析與仿真，故電路模型的設(shè)計(jì)
重點(diǎn)放在電源分配網(wǎng)絡(luò)的建立上，不考慮其余的外圍電路。按照上述設(shè)計(jì)流程建立如
圖 3.2 所示的預(yù)布局仿真模型。
?
?
如圖 3.2 所示，該仿真模型的尺寸為 55*47.5mm，具體電路包括：DSP 控制芯片
TMS320F28335、1.9V 電源芯片 TPS74401、3.3V 電源芯片 TPS75633 以及由收發(fā)器
MAX490 和光電隔離芯片 HCPL0600 構(gòu)成的上位通信接口電路；14 芯排針則作為接
插件，引入該模型所需要的 5V 電源。電路的工作頻率取 DSP 的工作頻率 150MHz。
需要說明的是，在進(jìn)行電源完整性仿真時(shí)，DSP 芯片和上位通信接口電路僅起噪聲源
的作用，不考慮其實(shí)際的電路功能。
在完成預(yù)布局的基礎(chǔ)上對(duì)仿真模型進(jìn)行電源層劃分，該模型所用到的電源有：
1.9V、3.3V、5V 和 GND。劃分好的電源平面如圖 3.3 所示。
如圖 3.3 所示，該模型的電源層一共劃分為 3 層：第（1）層為完整的地平面；
第 （2）層則進(jìn)行分割，劃分為 1.9V 電源平面和 5V 電源平面；
第（3）層為完整的 3.3V
電源平面。各個(gè)電源層之間的間距設(shè)置為 8mil。
3.2 去耦電容
為了使電源芯片的輸出能夠快速響應(yīng)負(fù)載芯片的需求，主要采用的方法是在電源
芯片的輸入輸出引腳和負(fù)載芯片的供電引腳周圍放置去耦電容[24]。本節(jié)將重點(diǎn)分析 
電容的去耦原理和頻域阻抗特性，并通過仿真提出改善電容去耦能力的措施。
3.2.1
電容去耦原理
電容去耦的原理可以從儲(chǔ)能和阻抗兩個(gè)角度進(jìn)行理解。
（1）儲(chǔ)能去耦原理
圖 3.4 給出了電容的儲(chǔ)能去耦原理，C 為電源芯片外放置的去耦電容組合。當(dāng)負(fù)
載電流保持不變時(shí)，電源電壓和電容兩端的電壓也不變，且與負(fù)載芯片兩端的電壓一
致，此時(shí)流過電容的電流為零，負(fù)載所需的電流由電源提供。當(dāng)負(fù)載芯片的電流快速
變化時(shí)，需要電源能夠立即提供給負(fù)載芯片所需的電流，但是電源往往不能及時(shí)響應(yīng)
負(fù)載電流的變化，這就會(huì)導(dǎo)致負(fù)載芯片的電壓產(chǎn)生變化。此時(shí)電容兩端的電壓也會(huì)隨
著負(fù)載電壓的變化而變化，電容就會(huì)進(jìn)行充放電并產(chǎn)生電流
為負(fù)載芯片提供電流，
從而保證負(fù)載芯片的電壓不會(huì)產(chǎn)生明顯的變化[25]。
從儲(chǔ)能的角度來理解去耦電容的作用比較直觀，但是對(duì)于電路設(shè)計(jì)卻沒有多大的
幫助，因此需要從阻抗的角度理解電容的去耦原理。
（2）阻抗去耦原理
將圖 3.4 中的負(fù)載芯片去掉，可以得到如圖 3.5 所示的模型。從該模型的輸出端
看進(jìn)去，將電源與電容組合 C 當(dāng)做一個(gè)整體的電源系統(tǒng)，即可以簡(jiǎn)化為圖 3.6 所示的
電路。
?
?
?
?
?
然后在仿真模型內(nèi)添加電壓調(diào)節(jié)模塊（VRM）和噪聲源，由于 1.9V 電源僅為 DSP
的內(nèi)核電源引腳供電，因此在 DSP 的位置添加噪聲源，并設(shè)置噪聲電流的最大幅度
為 0.5A。為了對(duì)比不同布局情況下的去耦效果，將分兩種方式對(duì)去耦電容進(jìn)行布局。
首先采用第一種方式進(jìn)行布局，即將小電容均勻放置在最靠近DSP芯片的位置，
而大電容則適當(dāng)遠(yuǎn)離 DSP 芯片放置，這種電容布局方式如圖 3.17 所示。同時(shí)可以看
到，組件會(huì)自動(dòng)在模型中設(shè)置多個(gè)仿真節(jié)點(diǎn)，這里選擇位于 DSP 下方的四個(gè)仿真節(jié)
點(diǎn)進(jìn)行仿真。多節(jié)點(diǎn)仿真結(jié)果如圖 3.18 所示。
3.3 提升電源質(zhì)量的措施
通過分析電容的實(shí)際特性、并聯(lián)特性和安裝后的特性，對(duì)比不同的電容網(wǎng)絡(luò)選擇
方法的去耦效果，可以得出一系列能夠改善電源分配網(wǎng)絡(luò)去耦效果的方法。在電路板
的設(shè)計(jì)過程中，具體可以采取以下方法來改善電路的電源完整性：
（1）要合理選擇電源芯片，兼顧轉(zhuǎn)換效率與輸出紋波。同時(shí)針對(duì)不同的場(chǎng)景靈
活選用線性電源和開關(guān)電源，比如給對(duì)電源比較敏感的模擬電路供電時(shí)，可以選擇輸
出噪聲低的線性電源。
（2）去耦電容網(wǎng)絡(luò)的選擇盡量采用 Multi-Pole（MP）方法，選擇多種電容值的
電容搭配使用，避免使用容值差較大的去耦電容網(wǎng)絡(luò)，為了兼顧成本與去耦效果，可
以使用 One per decade 方法來選擇去耦電容。
（3）擺放電容時(shí)要考慮其去耦半徑的大小，小電容要靠近芯片，而大電容可以
擺放的遠(yuǎn)一些。同時(shí)去耦電容要均布在芯片四周，不同電壓的去耦電容要交替擺放。
（4）安裝電容時(shí)，減小電容走線的長(zhǎng)度，同時(shí)要加寬走線的寬度。這樣可以保
證其電流回路面積較小，減少了安裝電感對(duì)電容去耦效果的影響。
（5）電源平面和地平面的層疊設(shè)置要合理，盡量使電源平面與其對(duì)應(yīng)的地平面
相鄰。分割電源平面時(shí)盡量保證形狀規(guī)則，使平面的阻抗均勻。
?信邁提供高速信號(hào)仿真方案。