常使用插件管理器進(jìn)行ip核的配置，ip核分為計(jì)算，存儲(chǔ)，輸入輸出，視頻圖像處理，接口，調(diào)試等。

一 pll ip核簡介

pll 即鎖相環(huán)，可以對(duì)輸入到fpga的時(shí)鐘信號(hào)，進(jìn)行分頻，倍頻，占空比的調(diào)整，從而輸出期望的時(shí)鐘。

工作原理：

二 pll ip核配置

工程建立->ip核參數(shù)配置（需要注意輸出時(shí)鐘配置，用到了pll鎖相環(huán)工作原理）->返回工程，IP核配置完成。

三 pll ip核調(diào)用

新建.v文件，實(shí)例化ip核，ip核參數(shù)可修改。

四 pll ip核仿真

編寫仿真代碼，仿真，對(duì)比波形。