gateface能用來做網(wǎng)站嗎google登錄入口
??組原這門課有點學(xué)得不是很懂，現(xiàn)在快考試了，挑幾個做錯了的題分析、記錄一下。
N o . 1 \mathit{No}.1 No.1? x x x、 y y y 為定點整數(shù)，其格式為 1 1 1 位符號位、 n n n 位數(shù)值位，若采用補碼一位乘法實現(xiàn)乘法運算，則最多需要_______次加法運算。
A. n ? 1 n-1 n?1
B. n n n
C. n + 1 n+1 n+1
D. n + 2 n+2 n+2
答案?C
總結(jié)一下原碼一位乘法、補碼一位乘法中，到底進行了多少次移位和多少次加法。
首先來看原碼一位乘法：
原碼一位乘法中，加法的次數(shù)等于移位的次數(shù)?？梢钥吹?#xff0c;如果原數(shù)據(jù)包含符號位一共有 k k k 位，那么最后移位到只剩下符號位，即移位 k ? 1 k-1 k?1 次，加法 k ? 1 k-1 k?1 次。
再來看補碼一位乘法：
補碼一位乘法中，加法比移位多進行 1 1 1 次。如果原數(shù)據(jù)包含符號位一共有 k k k 位，那么會先在后面加一位“0”得到 k + 1 k+1 k+1 位的“乘數(shù)”參與運算。最后移到只剩下 2 2 2 位，即移位 k ? 1 k-1 k?1 次，加法 k k k 次。
將上述結(jié)果列成下表：
乘法類型 數(shù)據(jù)位數(shù)（包括符號位） 移位次數(shù) 加法次數(shù) 原碼一位乘法 k k k k ? 1 k-1 k?1 k ? 1 k-1 k?1 補碼一位乘法 k k k k ? 1 k-1 k?1 k k k 套用上表的結(jié)果，此題屬于補碼一位乘法，且 k = n + 1 k=n+1 k=n+1，因此加法次數(shù)為 k = n + 1 k=n+1 k=n+1。
N o . 2 \mathit{No}.2 No.2?某容量為 256 M B 256\mathrm{\ MB} 256?MB 的存儲器由若干 4 M × 8 \mathrm{4M\times8} 4M×8 位的 DRAM 芯片構(gòu)成，該 DRAM 芯片的地址引腳和數(shù)據(jù)引腳總數(shù)是______。
A. 19 19 19
B. 22 22 22
C. 30 30 30
D. 36 36 36
答案?A
此題容易誤選 C。該 DRAM 芯片的數(shù)據(jù)引腳數(shù)肯定是 8 8 8，但是地址引腳數(shù)是 11 11 11。因為 DRAM 采用的地址復(fù)用技術(shù)，分兩次將行地址（ 11 11 11 位）與列地址（ 11 11 11 位）送入芯片中。如果是 SRAM，就需要有 22 22 22 個地址引腳。
N o . 3 \mathit{No}.3 No.3?假定用若干個 2 K × 4 2\mathrm K×4 2K×4 位的芯片組成一個 8 K × 8 8\rm K×8 8K×8 位的存儲器，則地址 0 B 1 F H \rm{0B1FH} 0B1FH 所在芯片的最小地址是______。
A. 0000 H \rm{0000H} 0000H
B. 0600 H \rm{0600H} 0600H
C. 0700 H \rm{0700H} 0700H
D. 0800 H \rm{0800H} 0800H
答案?D
這個題首先值得一提的 8 K × 8 \rm{8K}\times 8 8K×8，它表示存儲器有 8 K 8\rm K 8K 個存儲單元，每個單元有 8 8 8 位（當(dāng)初就是這里沒弄懂），相當(dāng)于是按字節(jié)編址了?？梢栽谀X海里構(gòu)想一下芯片的組織方式，首先是 2 2 2 個 2 K × 4 2\rm K\times 4 2K×4 的芯片位拓展為 2 K × 8 2\rm K\times 8 2K×8，然后用 4 4 4 個拓展后的芯片來進行字拓展。這 4 4 4 個拓展芯片就將存儲器地址分為了四個部分：
存儲器地址 位于第幾個拓展芯片（ 2 K × 8 2\rm K\times 8 2K×8 芯片） 0000 H ～ 07 F F H \rm{0000H\sim 07FFH} 0000H～07FFH 0 0 0 0800 H ～ 0 F F F H \rm{0800H\sim 0FFFH} 0800H～0FFFH 1 1 1 1000 H ～ 17 F F H \rm{1000H\sim 17FFH} 1000H～17FFH 2 2 2 1800 H ～ 1 F F F H \rm{1800H\sim 1FFFH} 1800H～1FFFH 3 3 3 自然， 0 B 1 F H \rm{0B1FH} 0B1FH 位于第 1 1 1 個拓展芯片內(nèi)，該芯片的最小地址是 0800 H \rm{0800H} 0800H。
N o . 4 \mathit{No}.4 No.4?假定 DRAM 芯片中存儲陣列的行數(shù)為 r r r、列數(shù)為 c c c，對于一個 2K×1 位的 DRAM 芯片，為保證其地址引腳數(shù)最少，并盡量減少刷新開銷，則 r r r、 c c c 的取值分別是______。
A. 2048 2048 2048、 1 1 1
B. 64 64 64、 32 32 32
C. 32 32 32、 64 64 64
D. 1 1 1、 2048 2048 2048
答案?C
這個題當(dāng)初是不會做，主要是涉及到一個考點，那就是 DRAM 因為電容容易漏電需要定期刷新數(shù)據(jù)，且刷新方式為按行刷新。因此減少刷新開銷就是降低 r r r 的值。
N o . 5 \mathit{No}.5 No.5?下列關(guān)于缺頁處理的敘述中，錯誤的是______。
A. 缺頁是在地址轉(zhuǎn)換時 CPU 檢測到的一種異常
B. 缺頁處理由操作系統(tǒng)提供的缺頁處理程序完成
C. 缺頁處理程序根據(jù)頁故障地址從外存讀入所缺失的頁
D. 缺頁處理完成后執(zhí)行發(fā)生缺頁的指令的下一條指令
答案?D
缺頁處理完成后，缺頁處理程序返回到原來的進程，驅(qū)使引起缺頁的程序重新啟動。所以是重新執(zhí)行發(fā)生缺頁的指令，而不是執(zhí)行它的下一條指令。
N o . 6 \mathit{No}.6 No.6?下列選項中，屬于指令集體系結(jié)構(gòu)(ISA)規(guī)定的內(nèi)容是______。
I.指令字格式和指令類型
II.CPU的時鐘周期
Ⅲ.通用寄存器個數(shù)和位數(shù)
IV.加法器的進位方式
A. 僅I、II
B. 僅I、II、Ⅲ
C. 僅Ⅱ、IV
D. 僅I、Ⅲ、IV
答案?B
加法器的進位方式，如是串行加法器還是并行加法器，是屬于微架構(gòu)（Microarchitecture）的內(nèi)容。但是也有說 CPU 的時鐘周期是微架構(gòu)規(guī)定的，見這篇文章，這個確實有爭議。不過I、Ⅲ毫無疑問是 ISA 的范疇。
N o . 7 \mathit{No}.7 No.7?二維交叉奇偶校驗編碼不能全部檢測以下哪種出錯？
A. 2 2 2 位錯
B. 3 3 3 位錯
C. 4 4 4 位錯
D. 5 5 5 位錯
E. 6 6 6 位錯
答案?CE
當(dāng)初沒有想到 6 6 6 位錯會有哪些漏網(wǎng)之魚，后面通過問老師得知下面這種 6 6 6 位錯就能夠逃脫檢測：
[ ? ? ? ? D D D ? ? D D D ? ? D D D ? ? ? ? ] \begin{bmatrix}&\vdots&\vdots&\vdots\\ \cdots&\red{D}&\red D& D&\cdots\\ \cdots&\red D& D& \red D&\cdots\\ \cdots&D&\red D&\red D&\cdots\\ &\vdots&\vdots&\vdots\end{bmatrix} ??????DDD???DDD???DDD?????? ?D D D 表示正常數(shù)據(jù)， D \red D D 表示出錯的數(shù)據(jù)。這種情況下，每行每列的校驗碼都檢測不出錯誤。實際上，二維交叉奇偶校驗碼不能全部檢測的錯誤是除了 2 2 2 位錯之外的所有偶數(shù)位錯。