AHB 與 APB、ASB同屬于 AMBA 總線架構(gòu)規(guī)范，該總線規(guī)范由 ARM 公司提出。

---

目錄

一、AHB 總線

二、AHB 總線組成

三、AHB 主從通信過(guò)程

---

一、AHB 總線

AHB（Advanced High Performance Bus）,意為高級(jí)高性能總線，能將微控制器（CPU）、高帶寬的外部存儲(chǔ)器接口、高帶寬的片上RAM、DMA總線等各種擁有AHB接口的控制器連接起來(lái)，構(gòu)成一個(gè)完整的 SOC 系統(tǒng)。可以通過(guò) AHB-APB 橋來(lái)連接 APB。

APB（Advanced Peripheral Bus），意為高級(jí)外設(shè)總線，通常用于低帶寬外設(shè)之間的連接，比如UART、SPI、TIMER、KEYPAD等低速外設(shè)。

二、AHB 總線組成

AHB 總線可以將 DMA、高速RAM、高速存儲(chǔ)器等具備 AHB 接口的控制器連接起來(lái)，這些控制器/硬件設(shè)備大體可以分為四類(lèi)。

• AHB 主設(shè)備：總線主機(jī)可以通過(guò)地址和控制信息發(fā)起一次讀 / 寫(xiě)操作。某個(gè)時(shí)刻僅有一個(gè)主機(jī)占用總線
• AHB 從設(shè)備：總線從機(jī)響應(yīng)主機(jī)發(fā)起的讀寫(xiě)操作?？偩€從機(jī) 會(huì)將讀寫(xiě)成功或者失敗的信號(hào)反饋給主設(shè)備
• AHB 仲裁器：當(dāng)存在多個(gè)設(shè)備申請(qǐng)占用總線時(shí)，會(huì)發(fā)起仲裁，確保每次只有一個(gè)設(shè)備占用總線
• AHB 譯碼器：用來(lái)對(duì)每次傳輸進(jìn)行地址譯碼，并在傳輸中包含一個(gè)從設(shè)備的選擇信號(hào)

為了方便主 / 從設(shè)備的地址和數(shù)據(jù)傳輸，每個(gè)主 / 從設(shè)備都會(huì)連接三根總線

• HADDR：地址控制總線
• HWDATA：寫(xiě)數(shù)據(jù)總線（用于從 Master 到 Slave 的數(shù)據(jù)傳輸）
• HRDATA：讀數(shù)據(jù)總線（用于從 Slave 到 Master 的數(shù)據(jù)傳輸）

三、AHB 主從通信過(guò)程

選擇主設(shè)備

需要占用總線的 Master 向仲裁器發(fā)出請(qǐng)求，沖裁器授權(quán)給指定的 Master。任一時(shí)刻只能有一臺(tái) Master占用總線，占用總線的 Master 可以對(duì)其指定的 Slave 進(jìn)行讀寫(xiě)操作。

選擇從設(shè)備

Master 發(fā)出地址和控制信號(hào)，提供地址信息、傳輸方向、帶寬和brust類(lèi)型。譯碼器根據(jù)地址和控制信號(hào)確定那個(gè)Slave與Master進(jìn)行數(shù)據(jù)通信。

• 地址周期：傳輸?shù)刂?。占用一個(gè)周期
• 控制周期：傳輸讀寫(xiě)方向。占用一個(gè)周期
• 數(shù)據(jù)周期：傳輸數(shù)據(jù)。占用一個(gè)或多個(gè)周期（通過(guò) HREADY 信號(hào)控制周期數(shù)目）

數(shù)據(jù)傳輸

一般情況下只有當(dāng) Master 完成一次完整的數(shù)據(jù)傳輸，沖裁器才會(huì)授權(quán)給其他 Master 接入總線。有的時(shí)候?yàn)楸苊膺^(guò)大的判決延遲，沖裁器也可能打斷 burst 傳輸。這種情況下 Master 必須再次接入總線以進(jìn)行剩余部分的傳輸。

參考文章：

FPGA奈克斯特——AMBA（AHB）總線初識(shí)及接口定義 - 知乎 (zhihu.com)

AHB總線協(xié)議(一) - 邁克老狼2012 - 博客園 (cnblogs.com)

AMBA總線—AHB總線協(xié)議詳解_qq_28541715的博客-CSDN博客