請從官網(wǎng)下載 TD4VM 技術參考手冊，地址如下：

TDA4VM 技術參考手冊地址

概述

(NAVSS0 的介紹在 TRM 的第10.2章節(jié))

NAVSS0 可以看作 MAIN 域的一個復雜外設域，實現(xiàn)如下功能：

1. UDMASS: DMA 管理子系統(tǒng)；
2. MODSS：NAVSS0 下集成的一系列外設子系統(tǒng)，比如 Mailbox, Spinlock 等；
3. NBSS: North bridge；
4. VirtSS: 虛擬化子系統(tǒng)；

NAVSS0 集成框圖

集成框圖如下：

說明：

1. NAVSS0_MODSS 參考時鐘為 MODSS_VBUS_D2_CLK, 時鐘源為 MAIN_SYSCLK0;
2. NAVSS0_MODSS 的復位信號為 MODSS_RST, 復位信號源為 MOD_G_RST，來自 LPSC0;
3. NAVSS0 的中斷由 INTR_ROUTER0 配置，可輸出給芯片上的所有處理器核。

NAVSS0 中 INTR_ROUTER0輸出中斷與處理器關系

對于INTR_ROUTER0 生成的不同中斷號的中斷，可由不同處理器處理，中斷號與處理器關系如下：

INTR_ROUTER0 輸出中斷號	目的處理器	目的處理器輸入中斷號
INTR_ROUTER0_OUTL_INTR[63:0]	A72SS0	GIC500_SPI_IN_[127:64]
INTR_ROUTER0_OUTL_INTR[223:192]	R5FSS0_CORE0	CORE0_INTR_IN_[255:224]
INTR_ROUTER0_OUTL_INTR[255:224]	R5FSS0_CORE1	CORE1_INTR_IN_[255:224]
INTR_ROUTER0_OUTL_INTR[287:256]	R5FSS1_CORE0	CORE0_INTR_IN_[255:224]
INTR_ROUTER0_OUTL_INTR[319:288]	R5FSS1_CORE1	CORE1_INTR_IN_[255:224]
INTR_ROUTER0_OUTL_INTR[407:400]	MCU_R5FSS0(core0 與core1)	CORE0/1_INTR_IN_[383:376]

NAVSS0 中 INTR_ROUTER0 輸入中斷號

INTR_ROUTER0 的輸入中斷號映射關系如下：

說明：

• MAILBOX0 可生成的48個中斷，由INTR_IN[439:392] 捕獲。

NAVSS0 中 INTR_ROUTER0 路由配置

對于 INTR_ROUTER0 的某一個中斷輸入，我們可以將該中斷輸入信號綁定到某一指定的 INTR_ROUTER0 的中斷輸出信號上，實現(xiàn)中斷路由功能。

中斷路由配置寄存器為 INTR_ROUTER_MUXCNTL_[1FF:0] 寄存器配置：

1. 對于指定的中斷輸出信號y，選擇對應的 INTR_ROUTER_MUXCNTL_y 寄存器進行配置；
2. INTR_ROUTER_MUXCNTL_y 寄存器的 BIT[8:0].MUX_CONTROL 位域選擇自定義的中斷輸入信號；
3. INTR_ROUTER_MUXCNTL_y 寄存器的 BIT16. INT_ENABLE 位域使能中斷輸出。