第一章

1、下列關(guān)于機器字長、指令字長和存儲字長的說法中，正確的時_②、③_

①三者在數(shù)值上總是相等的。②三者在數(shù)值上可能不相等。③存儲字長是存放在一個存儲單元中的二進制代碼位數(shù)。④數(shù)據(jù)字長就是MDR的位數(shù)。

• 機器字長、指令字長和存儲字長，三者在數(shù)值上可以相等也可以不等，視不同機器而定。
• 一個存儲單元中的二進制代碼的位數(shù)稱為存儲字長。存儲字長等于MDR的位數(shù)，
• 數(shù)據(jù)字長是數(shù)據(jù)總線一次能并行傳送信息的位數(shù)，它可以不等于MDR的位數(shù)

2、存儲字長是指存放在一個存儲單元中的二進制代碼的位數(shù)。

3、電子計算機的算術(shù)/邏輯運算單元、控制單元及存儲器合稱為為?主機

4、下列哪些是計算機組成討論的問題____ABC_

A?如何分析指令 ??B如何取指令 ??C如何實現(xiàn)乘法指令 ???????D如何設(shè)計算法

5、計算機系統(tǒng)的層次結(jié)構(gòu)可以分為五層,其層次之間的依存關(guān)系是：上層實現(xiàn)對下層的功能擴展，而下層是實現(xiàn)上層的基礎(chǔ)。

6、控制器的組成部分有：程序計數(shù)器、指令寄存器、控制單元，不包括乘商寄存器。課本P16

7、下列描述中?D?是正確的。

A、以上答案都正確；

B、控制器能理解、解釋并執(zhí)行所有的指令及存儲結(jié)果；（過于絕對，實際情況是控制器只能執(zhí)行特定的指令，并非所有的指令）

C、所有的數(shù)據(jù)運算都在CPU的控制器中完成；（不是所有的數(shù)據(jù)運算都在CPU的控制器中完成，實際上數(shù)據(jù)運算也包括在運算器中完成。）

D、一臺計算機包括輸入設(shè)備、輸出設(shè)備、控制器、存儲器及運算器五個部件。

8、在下列說法中__A__是錯誤的。

A、計算機的速度完全取決于主頻

B、計算機的速度不完全取決于主頻

C、計算機的速度和主頻、機器周期內(nèi)平均含時鐘周期數(shù)及機器的平均指令執(zhí)行速度有關(guān)

9、計算機中_B_負責(zé)指令譯碼。

A、輸入輸出譯碼電路 ??????B、控制單元

C、算術(shù)邏輯單元 ??????????D、存儲器譯碼電路

A、輸入輸出譯碼電路：負責(zé)將計算機與外部設(shè)備進行數(shù)據(jù)傳輸和通信，將輸入輸出數(shù)據(jù)轉(zhuǎn)換成計算機可處理的二進制數(shù)。

C、算術(shù)邏輯單元：負責(zé)完成計算機中的算術(shù)運算和邏輯運算，包括加、減、乘、除、與、或、非、異或等操作。

D、存儲器譯碼電路：負責(zé)將計算機需要讀取或?qū)懭氲膬?nèi)存地址進行解析和處理，找到所需的數(shù)據(jù)并進行訪問。

10、32位微機是指計算機所用CPU（ B）

A、能處理32個字符 ????????????????B、能同時處理32位的二進制數(shù)

C、具有32個寄存器 ????????????????D、具有32位寄存器

11、目前的計算機，從原理上講：指令和數(shù)據(jù)都以二進制形式存放。

12、以下哪些術(shù)語是用來評價CPU的性能__?ABD ____。

A、MIPS ????????????????B、CPI????????????????C、MDR? ????????????????D、FLOPS

13、以下縮寫中,不是寄存器的是__???_

A、ACC ????????????????B、MQ????????????????C、CU ???????????????????????D、IR????
CU是控制單元，負責(zé)指令譯碼

14、由0、1代碼組成的語言成為機器語言。

15、匯編語言與機器語言的對應(yīng)關(guān)系為：一對一

16、帶有處理器的設(shè)備一般稱為__智能化____設(shè)備。

17、存放當前指令的寄存器是：IR，而PC用于存放當前欲執(zhí)行的指令的地址。

18、以下說法錯誤的是___?D?_____。

??A、軟件的功能與硬件的功能在邏輯上是等效的

??B、硬件實現(xiàn)的功能一般比軟件實現(xiàn)具有更高的執(zhí)行速度

??C、硬盤是外部設(shè)備

D、軟件的功能不能用硬件取代

軟件和硬件具有邏輯上的等效性，硬件實現(xiàn)具有更高的執(zhí)行速度，軟件實現(xiàn)具有更好的靈活性、執(zhí)行頻繁、硬件實現(xiàn)代價不是很高的功能通常由硬件實現(xiàn)。因此軟件的功能不能用硬件取代是錯誤的。

19、完整的計算機系統(tǒng)包括：配套的硬件設(shè)備和軟件系統(tǒng)。

20、Intel80486是32位微處理器,Pentium是___64___位微處理器。

21、電子計算機問世至今,新型機器不斷推陳出新,不管怎么更新,依然保留“存儲程序”的概念,最早提出這種概念的是__馮諾依曼____。

22、馮·諾依曼機工作的基本方式的特點是 ：按地址訪問并順序執(zhí)行命令。

21、關(guān)于CPU主頻、CPI、MIPS、MFLOPS說法,正確的是_____?D?___。

??A、CPU主頻是指CPU系統(tǒng)執(zhí)?指令的頻率,CPI是執(zhí)??條指令平均使?的頻率

??B、MIPS是描述CPU執(zhí)?指令的頻率,MFLOP是計算機系統(tǒng)的浮點數(shù)指令

??C、CPI是執(zhí)??條指令平均使?CPU時鐘的個數(shù),MIPS描述?條CPU指令平均使?的CPU時鐘數(shù)

??D、CPU主頻指CPU使?的時鐘脈沖頻率,CPI是執(zhí)??條指令平均使?的CPU時鐘數(shù)

A、錯誤。CPU主頻是指CPU使用的時鐘脈沖頻率，而不是CPU系統(tǒng)執(zhí)行指令的頻率。

B、錯誤。MIPS是描述每秒鐘可以執(zhí)行的百萬條指令數(shù)，而MFLOPS是描述每秒鐘可以執(zhí)行的百萬浮點運算次數(shù)，它們描述的是不同類型的計算能力。

C、錯誤。CPI是指執(zhí)行一條指令所需的CPU時鐘數(shù)，而不是使用CPU時鐘的個數(shù)。MIPS描述的是每條指令平均使用的CPU時鐘數(shù)，而不是CPI。

D、正確。CPU主頻指的是CPU使用的時鐘脈沖頻率，一般以GHz為單位表示。CPI是指執(zhí)行一條指令所需的CPU時鐘數(shù)，它與CPU主頻一起決定了CPU的性能。

15、下列__D____屬于應(yīng)用軟件。

A、連接程序 B、編譯系統(tǒng)

C、操作系統(tǒng) D、文本處理

A、連接程序和B、編譯系統(tǒng)都不屬于應(yīng)用軟件，它們是系統(tǒng)軟件。

C、操作系統(tǒng)也是系統(tǒng)軟件，它是計算機硬件和應(yīng)用軟件之間的橋梁，負責(zé)管理計算機的資源和提供各種服務(wù)。

2、若一個8位的計算機系統(tǒng)以16位來表示地址,則該計算機系統(tǒng)有__2^16（65536）個地址空間。

1、MIPS = F/CPI

平均CPI = 0.5*2+0.2*3+0.1*4+0.2*5=3

所以MIPS=1.2*10^9/（3*10^6）=400MIPS

執(zhí)行時間 = (指令數(shù) × CPI) / 時鐘頻率.

由于 M1 和 M2 具有相同的指令系結(jié)構(gòu), 則程序 P 在 M1 和 M2 的指令數(shù)相同.

于是比值為 CPI1 / 時鐘頻率1 : CPI2 / 時鐘頻率2 。即 2/1.5 : 1/1.2 = 1.6

例2：某計算機主頻為1GHZ，在其上運行的目標代碼包含2×10^5條指令，分4類，各類指令所占比例和各自CPI如下表所示，求程序的MIPS。，求該段程序的CPU時間。

指令類型	CPI	指令比例
算術(shù)與邏輯	1	60%
Load/Store	2	18%
轉(zhuǎn)移	4	12%
Cache缺失訪存	8	10%

答案：

根據(jù)CPU的全性能公式：MIPS=f/（CPI*10^6）

CPI=1*60%+2*18%+4*12%+8*10%=2.24

MIPS=f/（CPI*10^6）=1*10^9/(2.24*10^6)=446.4

方法1：利用CPI

CPU時間=2*10^5*CPI/f=(2*10^5*2.24/10^9)=4.48*10^-4(秒)

方法2：利用MIPS

CPU時間=指令數(shù)量/（MIPS*10^6）=2*10^5/((10^3/2.24)*10^6)=4.48*10^-4(秒)

例4：假設(shè)在某個程序中，指令A占60%,指令B占40%，機器M1執(zhí)行一條A要1個時鐘周期，執(zhí)行一條B要2個時鐘周期;機器M2執(zhí)行一條A和一條B各要1.5個時鐘周期，試比較兩臺機器的速度。

答案：

CPI1=60%x1+40%x2=1.4T

CPI2=60% x1.5+40% 1.5=1.5T所以M1比M2快.

第三章

一、判斷

1、總線帶寬可以理解為總線的數(shù)據(jù)傳輸速率。(√?)

2、組成總線時不僅要提供傳輸信息的物理傳輸線,還應(yīng)有實現(xiàn)信息傳輸控制的器件,它們是總線緩沖器和總線控制器。( √)

3、使用三態(tài)門電路可以構(gòu)成數(shù)據(jù)總線,它的輸出電平有邏輯“1”、邏輯“0”和高阻(浮空)三種狀態(tài)。( √)

4、計算機系統(tǒng)中的所有與存儲器和I/O設(shè)備有關(guān)的控制信號、時序信號,以及來自存儲器和I/O設(shè)備的響應(yīng)信號都由控制總線來提供信息傳送通路。(√)

5、獨立請求方式,每臺設(shè)備均有一對總線請求線和總線同意線。( √ ?)

6、在計算機的總線中,地址信息、數(shù)據(jù)信息和控制信息不能同時出現(xiàn)在總線上。(×?)

7、計算機使用總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)模塊化,同時減少了信息傳輸線的數(shù)目。( √)

8、以下關(guān)于總線的敘述,正確的是( ?)

①總線忙信號由總線控制器建立,

②計數(shù)器定時查詢方式不需要總線同意信號,

③鏈式查詢方式、計數(shù)器查詢方式、獨立請求方式所需控制線路由少到多排序是:鏈式查詢方式,獨立請求方式,計數(shù)器查詢方式

A、①③???

B、②③

C、③

D、②

答案：D

Ⅰ:在總線控制中,申請使用總線的設(shè)備向總線控制器發(fā)出“總線請求”信號,由總線控制器進行裁決。如果經(jīng)裁決允許該設(shè)備使用總線,就由總線控制器向該設(shè)備發(fā)出“總線允許”信號,該設(shè)備收到信號后發(fā)出“總線忙”信號,用于通知其他設(shè)備總線已被占用。當該設(shè)備使用完總線時,將“總線忙”信號撤銷,釋放總線。所以總線忙信號的建立者是獲得總線控制權(quán)的設(shè)備,所以I錯誤。

Ⅱ:計數(shù)器定時查詢方式只需要總線忙信號線和總線請求信號線,而不需要總線同意信號線,所以Ⅱ正確。

Ⅲ:鏈式查詢僅用了2根線即可確定總線使用權(quán)屬于哪個設(shè)備(BS總線忙信號線不參加使用權(quán)的確定,所以不是3根);在計數(shù)器查詢中需要使用[log2n]+1根線(其中n表示允許接納的最大設(shè)備數(shù));獨立請求是每一臺設(shè)備均有一對總線請求線和一對總線同意線,所以獨立請求方式需采用2N根線(其中N表示允許接納的最大設(shè)備數(shù)),所以Ⅲ錯誤。

二、填空

1、所謂三總線結(jié)構(gòu)的計算機是指：I/O總線，主存總線和DMA總線三組傳輸線

2、一個總線傳輸周期包括幾個階段：申請分配階段、尋址階段、傳數(shù)階段、結(jié)束階段。

3、總線特性包括：功能特性，電氣特性、時間特性、機械特性。

4、在計算機的總線中,不同信號在同一條信號線上分時傳輸?shù)姆绞椒Q為 ( ?)

A、并行傳輸

B ?總線復(fù)用 ?

C ?并行或串行傳輸

D ?串行傳輸

在計算機的總線中，不同信號在同一條信號線上分時傳輸?shù)姆绞椒Q為串行傳輸。串行傳輸是一種數(shù)據(jù)傳輸方式，其中數(shù)據(jù)位按照順序一個接一個地傳輸，通過將每個數(shù)據(jù)位轉(zhuǎn)換成連續(xù)的電信號來實現(xiàn)。

并行傳輸是一種數(shù)據(jù)傳輸方式，其中多個數(shù)據(jù)位同時通過多條并行的信號線傳輸。每個數(shù)據(jù)位都有自己的信號線，可以同時傳輸多個數(shù)據(jù)位，從而實現(xiàn)更快的數(shù)據(jù)傳輸速度。

而總線復(fù)用是一種技術(shù)，在總線上同時傳輸多個數(shù)據(jù)流。它可以通過時間分割或頻率分割的方法，將不同的數(shù)據(jù)流分配給總線的不同部分進行傳輸?？偩€復(fù)用可以提高總線的利用率和傳輸效率。

所以，選項A并行傳輸不正確，選項B總線復(fù)用是描述總線上多個r數(shù)據(jù)流同時傳輸?shù)姆绞?#xff0c;選項C并行或串行傳輸是不準確的描述，而選項D串行傳輸則正確地描述了不同信號在同一條信號線上分時傳輸?shù)姆绞健?/p>

三、選擇

1、計算機使用總線結(jié)構(gòu)便于增減外設(shè),同時( ???)。

??A、減少信息傳輸量 B、提高信息的傳輸速度

C、減少信息傳輸線的條數(shù) ?D、提高信息傳輸?shù)牟⑿行?/p>

總線既可以傳輸數(shù)據(jù)，又可以傳輸?shù)刂泛涂刂菩盘枴?/p>

2、總線寬度?稱總線位寬,它是總線上同時能夠傳輸?shù)臄?shù)據(jù)位數(shù),通常是指( A?)的根數(shù)。

A、數(shù)據(jù)總線 B、數(shù)據(jù)總線+控制總線+地址總線

C、地址總線 D、控制總線

3、 在三種集中式總線控制中, ( 獨?請求?) ?式反應(yīng)最快。

在三種集中式總線控制中,???(鏈式查詢 )方式對電路故障最敏感

A、計數(shù)器式定時查詢????????????????B、鏈式查詢

C、獨?請求????????????????????????????????D、都一樣

常見的集中式總線控制有三種:鏈式查詢、計數(shù)器定時查詢、獨立請求。特點:鏈式查詢方式連線簡單,易于擴充,對電路故障最敏感;計數(shù)器定時查詢方式優(yōu)先級設(shè)置較靈活,對故障不敏感,連線及控制過程較復(fù)雜;獨立請求方式速度最快,但硬件器件用量大,連線多,成本較高。

4、總線的異步通信方式是 (C??)

A、即采用時鐘信號,又采用握手信號

B、只采用時鐘信號,不采用握手信號

C、不采用時鐘信號,只采用握手信號

D、不采用時鐘信號,不采用握手信號?

5、“BS：總線忙”信號的建立者是（ D）

A、發(fā)起總線請求的設(shè)備 ????????????????B、總線控制器

C、CPU ????????????????????????????????????????????????????????????????????D、獲得總線控制權(quán)的設(shè)備

計算機的總線分為：控制總線、數(shù)據(jù)總線和地址總線。

1、控制總線：主要用來傳送控制信號和時序信號。

2、數(shù)據(jù)總線：是雙向三態(tài)形式的總線，即它既可以把CPU的數(shù)據(jù)傳送到存儲器或輸入輸出接口等其它部件，也可以將其它部件的數(shù)據(jù)傳送到CPU。

3、地址總線：是由CPU 或有DMA 能力的單元，用來溝通這些單元想要存取（讀取/寫入）。

6、系統(tǒng)總線用來連接( C)

A、寄存器和運算器部件 ????????????????????????????????B、運算器和控制器部件

? C、CPU、主存和外設(shè)部件?（IO接口） ????????D、接口和外部設(shè)備

7、下列不屬于計算機局部總線的是（D?）

A、AGP ????????????????B、VESA????????????????C、PCI ???????????????????????D、ISA

8、下列選項中的英文縮寫均為總線標準的是( AB?)

A、PCI ??????? B、USB ??????????C、CPI ???????? D、MIPS

四、計算

假設(shè)某系統(tǒng)總線在一個總線傳輸周期中并行傳輸4字節(jié)信息,一個總線傳輸周期占用2個時鐘周期,總線時鐘頻率為10MHz,則總線帶寬是( 20MB/s

過程：Hz=1/s，所以總線帶寬=10MHz/2*4B=20M/s

設(shè)總線的時鐘頻率為8MHZ，總線傳輸一次數(shù)據(jù)需要一個時鐘周期。如果一次傳送16位數(shù)據(jù)，試問總線帶寬是多少？128Mbps

過程：16b*8MHz=128Mbps

某同步總線的時鐘頻率為100MHz,寬度為32位,地址/數(shù)據(jù)線復(fù)用,每傳輸一個地址或數(shù)據(jù)占用一個時鐘周期,若該總線支持突發(fā)傳輸方式,則一次“主存寫”總線事物傳輸128位數(shù)據(jù)所需要的時間至少是(50ns)

時鐘頻率為100MHz，則時鐘周期為1/100MHz＝10ns，傳輸128位數(shù)據(jù)需要128/32＝4個時鐘周期，接受“主存寫”這一命令還需要1個時鐘周期。

綜上，需要5個時鐘周期，即50ns

第四章

一、判斷

1、下面是有關(guān)DRAM和SRAM存儲器芯片的敘述( )

①DRAM芯片的集成度比SRAM芯片的高 √

②DRAM芯片的成本比SRAM芯片高 ?? ×

③DRAM芯片的速度比SRAM芯片快 ×

④DRAM芯片工作時需要刷新,SRAM芯片工作時不需要刷新 √?

通常情況下,錯誤的是?②③ 王道P87

2、下列有關(guān)RAM和ROM的敘述中,正確的是(C )?①RAM是易失性存儲器,ROM是非易失性存儲器 ②RAM和ROM都采用隨機存取方式進行信息訪問 ③RAM和ROM都可用作Cache（DRAM用作主存，SRAM用作Cache）④RAM和ROM都需要進行刷新

A②③④ ????????????????B①②③??????????????????????????????C①② ???????????????? D②③

一般Cache采用高速的SRAM制作，比ROM速度快很多，因此Ⅲ是錯誤的，排除法即可選A。動態(tài)RAM是靠MOS電路中的柵極電容來記憶信息的。由于電容上的電荷會泄漏,需要定時給與補充,所以動態(tài) RAM需要 設(shè)置 刷新 電路。RAM需要刷新，而ROM不需要刷新。

ROM與RAM兩者的差別：

(1) RAM是隨機存取存儲器; ROM是只讀存儲器；

(2) RAM是易失性的，一旦掉電，則所有信息全部丟失；ROM是非易失性的，其信息可以長期保存，常用于存放一些固定用的數(shù)據(jù)和程序，如計算機的自檢程序、BIOS、游戲卡中的游戲，等等。

3、下列( )是動態(tài)半導(dǎo)體存儲器的特點 ①工作中存儲器內(nèi)容會產(chǎn)生變化 ②每隔一定時間,需要根據(jù)原存內(nèi)容重新寫入一遍?③一次完整的刷新過程需要占用兩個存儲周期?④一次完整的刷新過程只需要占用一個存儲周期

A②③ ????????????????B①③???????????????????????C②④ ????????????????D③

動態(tài)半導(dǎo)體存儲器是利用電容存儲電荷的特性記錄信息,由于電容會放電,所以必須在電荷流失前對電容充電,即刷新。方法是每隔一定時間,根據(jù)原存內(nèi)容重新寫入一遍,所以I錯誤,其他的選項請參考下面的補充知識點。

4、以下關(guān)于校驗碼的敘述中,正確的是(②⑤?) ①校驗碼的碼距必須大于2 ②校驗碼的碼距越大,檢錯、錯糾能力越強 ③增加奇偶校驗位的位數(shù),可以提高奇偶校驗的正確性 ④采用奇偶校驗,可檢測出一位數(shù)據(jù)錯誤的位置并加以糾正 ⑤采用海明校驗,可以檢測出一位數(shù)據(jù)錯誤的位置,并加以糾正

奇偶校驗碼的碼距等于2,可以檢測出一位錯誤(或奇數(shù)位錯誤),但不能確定出錯的位置,也不能檢測出偶數(shù)位錯誤

二、填空

1、DRAM的刷新是以?行 為單位的。

2、地址總線A0(高位)~A15(低位),用4K×4位的存儲芯片組成16 KB存儲器,則產(chǎn)生片選信號的譯碼器的輸入地址線應(yīng)該是( ?A2 A3 ?)

由A15為地址線的低位，接入各芯片的是地址線的低12位，即A15~A4 ，共有8個芯片，組成16KB寄存器，則由高兩位地址作為譯碼器的輸入。

3、計算機的存儲系統(tǒng)是指：Cache、主存儲器和輔存儲器

三、選擇

1、存儲器分層體系結(jié)構(gòu)中,存儲器從速度最快到最慢的排列順序是( ?)

A、寄存器-主存-Cache-輔存

B、寄存器-主存-輔存-Cache

C、寄存器-Cache -主存-輔存

D、寄存器-Cache-輔存-主存

2、下列關(guān)于多級存儲系統(tǒng)的說法中,正確的是( ?)

①多級存儲系統(tǒng)是為了降低存儲成本?

②虛擬存儲器中主存和輔存之間的數(shù)據(jù)調(diào)動對任何程序原始透明

③CPU只能與Cache直接交換信息,CPU與主存交換信息也需要經(jīng)過Cache

（CPU可以和主存交換信息，可以不通過Cache）

A①②③ B①

C①② D②

3、動態(tài)RAM采用下列哪種刷新方式時,不存在死時間?(C?) 王道P87

A集中刷新 B都不對

C分散刷新 D異步刷新

4、某計算機使用四體交叉編址存儲器,假定在存儲器總線上出現(xiàn)的主存地址(十進制)序列為8005,8006,8007,8008,8001,8002,8003,8004,8000,則可能發(fā)生保存沖突的地址對是( D)王道P95

A8002和8007 B8004和8008

C8001和8008 D8000和8004

5、某計算機字長?32位,下列地址屬性中屬于按雙字長邊界對齊的是( D)

A存儲器地址線低二位全部為0 B存儲器地址線低三位取值隨意

C存儲器地址線最低為0 D存儲器地址線低三位全部為0

32×2/8=8=2＾3，所以是三位。比如起始地址是0000H，為了對齊，第二個地址就是0008H，所以低三位要為0。

15、磁盤屬于?直接存取類型?的存儲器。

6、U盤屬于(A?)類型的存儲器

A只讀存儲器 B高速緩存

C主存 D隨機存取存儲器

7、對有高速緩存、主存、硬盤構(gòu)成的三級存儲體系,CPU訪問該存儲系統(tǒng)時發(fā)送的地址為(D?)。

A高速緩存地址 B虛擬地址

C磁盤地址 D主存物理地址

8、在多級存儲體系中,“Cache-主存”結(jié)構(gòu)的作用是解決(D?)的問題

A輔存與CPU速度不匹配 B主存與輔存速度不匹配

C主存容量不足 D主存與CPU速度不匹配

9、交叉存儲器實際上是一種的(C?模塊式?)存儲器,它能( 并行 )執(zhí)行多個獨立的讀/寫操作。

A整體式、并行 B模塊式、串行

C模塊式、并行 D整體式、串行

10、存儲器的存取周期是指( D)

A存儲器的讀出時間

B存儲器的寫入時間

C存儲器進行一次讀或?qū)懖僮魉璧钠骄鶗r間

D存儲器進行連續(xù)讀或?qū)懖僮魉试S的最短時間間隔

11、某32位計算機的Cache容量為16 KBCPU訪問Cache系統(tǒng)失效時,通常不僅主存向CPU傳送信息,同時還需要將信息寫入Cache,在此過程中傳送和寫入信息的數(shù)據(jù)寬度各為( ?C?)。

A字、字 B塊、塊

C字、塊 D塊、頁

? DRAM的刷新是以?行 為單位的（DRAM行列地址復(fù)用），此處為SRAM。

12、在下列幾種存儲器中,CPU不能直接訪問的是(D?)

A內(nèi) 存 BCache

C寄存器 D硬盤

13、在Cache中常用的替換策略有隨機法、先進先出法、近期最少使用法,其中與局部性原理有關(guān)的是(B?)。

A先進先出法 B近期最少使用法

C都不是 D隨機法?

14、用海明碼來發(fā)現(xiàn)并糾正一位錯,信息位為8位,則校驗位的位數(shù)為( D)

A 1 ????????????????B 3?????????????????C 8 ???????????????????????D 4解析：2^k≥n+k+1（校驗位數(shù)公式）

16、下列關(guān)于閃存的敘述中,錯誤的是(D?)

• A 斷電后信息不丟失,是一種非易失性存儲器
• B 存儲元由MOS管組成,是一種半導(dǎo)體存儲器
• C 采用隨機訪問方式,可替代計算機外部存儲器
• D 信息可讀可寫,并且讀、寫速度一樣快

閃存是電子可擦除只讀存儲器(EEPROM)的變種，閃存掉電后信息不丟失，是一種非易失性存儲器。采用隨機訪問方式，可替代計算機外部存儲器。閃存是一種半導(dǎo)體存儲器，不能實現(xiàn)信息可讀可寫。刪除或重寫閃存中的內(nèi)容是有條件的，而且有次數(shù)的限制。閃存與EEPROM不同的是，它能在字節(jié)水平上進行刪除和重寫而不是整個芯片擦寫，這樣閃存就比EEPROM的更新速度快。

17、計算機的存儲器采用分級方式是為了( C)

A方便編程 B保存大量數(shù)據(jù)方便

C解決容量,速度,價格三者之間的矛盾 D操作方便

18、采用指令Cache與數(shù)據(jù)Cache分離的主要目的是(B?)。

A降低CPU平均訪問時間 B減少指令流水線資源沖突

C提高Cache的命中率 D降低Cache的缺失損失

19、一個四體并行低位交叉存儲器,每個模塊的容量是64K×32位,存取周期為200ns,總線周期為50ns,在下列敘述中,( C)是正確的。

A在50ns內(nèi),每個模塊能向CPU提供32位二進制信息

B以上都不對

C在200ns內(nèi),存儲器能向CPU提供128位二進制信息

4個模塊，每個模塊之間是并行運作的，每個模塊數(shù)據(jù)位寬是32位，4個并行就是128位。

D在200ns內(nèi),存儲器能向CPU提供256位二進制信息

4個模塊，每個模塊之間是并行運作的，每個模塊數(shù)據(jù)位寬是32位，4個并行就是128位。

20、80386DX是32位系統(tǒng),以4B為編址單位,在該系統(tǒng)中用8 KB (8K×8位)的存儲芯片構(gòu)造32 KB的存儲體時,應(yīng)完成存儲器的( ?)設(shè)計。

A、字位均不擴展 B、字擴展

C、位擴展 D、字位擴展

四、計算

1、已知單個存儲體的存儲周期為110ns,總線傳輸周期為10ns,采用低位交叉編址的多模塊存儲器時,存儲體數(shù)應(yīng)(大于等于11 )

2某容量為256MB的存儲器由若干個4M×8位的DRAM芯片構(gòu)成,該DRAM芯片的地址引腳和數(shù)據(jù)引腳總數(shù)是(19 )??

4M * 8，則需要 22 條地址線、8 條數(shù)據(jù)線。DRAM 芯片的地址線，在芯片中，是分時復(fù)用的，僅需一半的引腳數(shù)，即夠用。

3、有一主存-Cache層次的存儲器,其主存容量為1MB,Cache容量為16 KB,每塊有8個字,每字32位,采用直接地址映像方式,若主存地址為35301H,且CPU訪問Cache命中,則在Cache的第[十進制表示]?152?字塊中[Cache起始字塊為第0字塊]。王道P118

解析:首先將主存地址35301H寫成二進制,即0011 0101 0011 0000 0001,然后主要是分析該主存地址哪些位才是Cache字塊地址。低位是塊內(nèi)地址,高位是主存字塊標記位,所以中間的部分就是Cache字塊地址;題目中給出每字塊有8個字,每字為32位,所以每字塊的大小為32B,故塊內(nèi)地址需要低5位來表示。另外,要求主存字塊標記位,只需求主存包含了多少個Cache即可,1MB/16KB=64,所以需要6位來表示主存字塊標記位,二進制地址就劃分為如下格式:? 001101? 01001 1000 ?00001

(主存字塊標記位) (Cache字塊地址) (塊內(nèi)地址)

010011000的十進制數(shù)為152

4、有效容量為128 KB的Cache,每塊16B,采用8路組相連,字節(jié)地址為1234567H的單元,調(diào)入該Cache,則其標記應(yīng)為?048D;48D

128KB的Cache，每塊16B，那么總共有128KB/16B=2^13塊，采用8路組相聯(lián)，于是可劃分為 2^13/8=2^10組，需要10位來尋址；每塊16B（2^4），字塊內(nèi)地址為4位；

再根據(jù)字節(jié)地址1234567H，對應(yīng)二進制為 0001 0010 0011 0100 0101 0110 0111

除去低位的Cache字塊標記和字塊內(nèi)地址，可知高14位為主存字塊標記，00 0100 1000 1101，對應(yīng)十六進制為 048DH

5、在32位的機器上存放12345678H,假定該存儲單元的最低字節(jié)地址為0X4000,則在小端存儲模式下存在在4002H單元的內(nèi)容是?34?H ?

6、某存儲器容量為64 KB,按字節(jié)編址,地址4000H~5FFFH為ROM區(qū),其余為RAM區(qū),若采用8K×4位的SRAM芯片進行設(shè)計,則需要該芯片的數(shù)量是( 14)

5FFFH -4000H= 1fff = 1? 1111? ?1111? ?1111 =8KB

?64KB-8KB = 56KB

56KB / 8KB =7 片8kB

7 * 2=14 片?8k*4bit

7、已知接收到的海明碼為0100111(按配偶原則配置),則欲傳送的信息是 0101

C1	C2		C3
1	2	3	4	5	6	7
0	1	0	0	1	1	1

P1=1⊕3⊕5⊕7=0⊕0⊕1⊕1=0?

P2=2⊕3⊕6⊕7=1⊕0⊕1⊕1=1

P3=4⊕5⊕6⊕7=0⊕1⊕1⊕1=1

P2與P3共同位置為第6位，即第6位1應(yīng)該為0

得到正確漢明碼為0100101，欲傳送信息為0101

8、按配奇原則配置1100111的漢明碼為(10101000111

2^k > =n+k+1

2^k >=11+1 ?k=4

假設(shè)接收到的漢明碼為：c1’c2’b4’c3’b3’b2’b1’

糾錯過程如下：

P1=c1’⊕b4’⊕b3’⊕b1’?

P2=c2’⊕b4’⊕b2’⊕b1’?

P3=c3’⊕b3’⊕b2’⊕b1’?

如果收到的漢明碼為1100100，則p3p2p1=011，說明代碼有錯，第3位（b4’）出錯，有效信息為：1100

如果收到的漢明碼為1100111，則p3p2p1=111，說明代碼有錯，第7位（b1’）出錯，有效信息為：0110

如果收到的漢明碼為1100000，則p3p2p1=110，說明代碼有錯，第6位（b2’）出錯，有效信息為：0010

如果收到的漢明碼為1100001，則p3p2p1=001，說明代碼有錯，第1位（c1’）出錯，有效信息為：0001

9、設(shè)機器字長為32位,一個容量為16MB的存儲器,CPU按半字尋址,其可尋址的單元數(shù)是2^23 2^24 / (32/8/2) ?

10、若某存儲器存儲周期為250ns,每次讀出16位,該存儲器的數(shù)據(jù)傳輸率是 ?8*10^6 B/s

1/250ns ?* 2 = 1/250*10^-9 ?* 2

11、在高速緩存系統(tǒng)中,主存容量為12MB,Cache容量為400 KB,則該存儲系統(tǒng)的容量為12MB

12、某計算機主存容量為64 KB,其中ROM區(qū)為4 KB,其余為RAM區(qū),按字節(jié)編址,現(xiàn)要用2 K×8位的ROM芯片和4 K×4位的RAM芯片來設(shè)計該存儲器,需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是 ?2、 30

13、若片選地址為111時,選定某一32K×16位的存儲芯片工作,則該芯片在存儲器中的首地址和末地址分別為 38000H，3FFFFH

片選地址為111時，可知片選地址是3位，而 32K×16 位的存儲芯片，有地址線15根（片內(nèi)地址），因此地址總位數(shù)為 18 位，現(xiàn)高 3 位為 111，

則首地址為11 1000 0000 0000 0000，末地址為 11 1111 1111 1111 1111。

14、在一個容量為128KB的SRAM存儲器芯片上，按字長32位編址，其地址范圍可從0000H到7fffH。

容量為128KB：128 KB?=?2^17 ?2^17?B =?2^20?bit

字長32位（2^5?bit）編址存放：2^20??/ 32 =?2^15?= 32768?

32768 轉(zhuǎn)化為十六進制為 8000 H，因此地址范圍從0000H-7fffH

15、假定用若干2K×4位的芯片組成一個8K×8位的存儲器,則地址0B1FH所在芯片的最小地址是?0800H?

首先2Kx4位組成一個8Kx8位，很顯然首先先滿足位擴展，4位組成8位需要2片，故兩片一組，再進行字擴展，2K組成8K需要4組，故一共需要8片。8K=2^13很顯然需要13根地址線，而單個芯片2k很顯然需要11根地址線，這時13-11=2根地址線作為2-4譯碼器的擴展地址線，故一組芯片中，選片的地址為00,01,10,11，代表4組選片的地址，而后面的11位（000 0000 0000~111 1111 1111）作為片內(nèi)地址。

題目中0B1FH=0000 1011 0001 1111，很顯然取低11位作為片內(nèi)地址，低12~13位作為片選地址，很顯然 0B1FH低十三位為=000（0 1）（011 0001 1111） 很顯然選片地址為01 代表第二組芯片。

第二組芯片的地址范圍為（0000 1000 0000 0000~0000 1111 1111 1111）=2^11個地址 所以所在芯片的最小地址為0000 1000 0000 0000 =0800H。（進行當前8位的存儲器中，我們要將2個4位的芯片，當成一個8位的芯片看待！！！）

16、某計算機的Cache共有16塊,采用二路組相聯(lián)映射方式,即每組2塊,每個主存塊大小為32B,按字節(jié)編址,主存129號單元所在主存塊應(yīng)裝入的Cache組號是?4

由于主存塊大小為32字節(jié)，所以129號單元位于第4塊上(129/32取整等于4)。

而cache共有16塊，采用2路組相聯(lián)映射，所以共有8組。

主存塊號i與Cache組號j映射關(guān)系為：j=i mod 8，所以j=4 mod 8=4，即129號單元裝入到第4組。129 = 1000 0001

129/32B?% 8組 =4

在Cache和主存構(gòu)成的兩級存儲體系中,主存與Cache同時訪問,Cache的存取時間是100ns,主存的存取時間是1000ns秒,若希望有效平均存取時間不超過Cache存取時間的115%,則Cache的命中率至少因為( ?)99%

平均存取時間公式：h*tc+(1-h)*tm

過程：h*100ns+（1-h）*1000ns<=100ns*115%，解得h≥98.33%

假設(shè)某計算機的存儲系統(tǒng)由Cache和主存組成,某程序執(zhí)行過程中訪存1000次,其中訪問Cache缺失50次,則Cache的命中率是( ??)。?95%

解析：Cache命中率=訪問Cache的次數(shù)/訪存總次數(shù)（即訪問Cache次數(shù)+訪問主存次數(shù)）=（1000-50）/1000*100%=95%

若內(nèi)存地址區(qū)間為4000H~43FFH,每個存儲單元可存儲16位二進制數(shù),該內(nèi)存區(qū)域用4片存儲芯片構(gòu)成,構(gòu)成該內(nèi)存所用的存儲器芯片的容量是( ?)

A、256×16位 

B、256×8位

C、512×16位

D、1024×8位

首先計算內(nèi)容空間的大小：43FFH-4000H+1=1024，其大小為1024×16bit，計算存儲芯片的容量：(1024×16bit)/4=256×16bit=512×8bit。據(jù)選項提供的內(nèi)容，只有256×16bit符合提綱的要求。

CPU地址總線有24根,數(shù)據(jù)總線有32根,用512 K×8位的RAM芯片構(gòu)成該機的主存儲器,則該機主存最多需要(128 )片這樣的存儲芯片。

解析:地址線為24根,則尋址范圍是224,數(shù)據(jù)線為32根,則字長為32位。主存的總量=2^24×32位,因此所需存儲芯片數(shù)=(2^24×4B)/(512K×1B)=128。

假定DRAM芯片中存儲陣列的行數(shù)為r,列數(shù)為c,對于一個2K×1位的DRAM芯片,為保證其地址引腳數(shù)最少,并盡量減少刷新開銷則r,c的取值分別是( ?)

A、2018、1

B、32、64

C、64、32

D、1、1024

根據(jù) DRAM的結(jié)構(gòu)和原理可知，在分時復(fù)用的情況下，芯片引腳個數(shù)取決于行地址線和列地址線中的較大值，對于一個2K×1位的DRAM芯片，總共需要11條地址線，只有當一個取5，一個取6時可使管腳數(shù)最小，而DRAM的刷新開銷取決于行數(shù)，因此行地址線應(yīng)該為5、列地址線為6，即行數(shù)2^5=32，列數(shù)為2^6=64。

DRAM以行為單位刷新；

第五章

一、判斷

1、外圍設(shè)備一旦申請中斷,立刻能得到CPU的響應(yīng) ( ?×?)

2、下列功能中屬于I/O接口的功能的是( ①②③④? )。

①數(shù)據(jù)格式的轉(zhuǎn)換②I/O過程中錯誤與狀態(tài)檢測③I/O操作的控制與定時④與主機和外設(shè)通信

3、DMA控制器和CPU可以同時使用總線工作 ( ×)

DMA控制器和CPU不能同時使用總線工作，因為它們會互相干擾。當DMA控制器正在使用總線時，CPU需要等待其完成后才能訪問內(nèi)存或I/O設(shè)備。反之亦然。因此，在使用DMA控制器進行數(shù)據(jù)傳輸時，CPU通常處于空閑狀態(tài)。

4、輸入輸出系統(tǒng)由I/O軟件和I/O硬件兩部分組成 （√）

5、多重中斷允許一個更高優(yōu)先級的中斷請求中斷另一個中斷處理程序的執(zhí)行（√）

6、下列說法中,錯誤的是(②③④)

①程序中斷過程是由硬件和中斷服務(wù)程序共同完成的

②在每條指令的執(zhí)行過程中,每個總線周期要檢查一次有無中斷請求

③檢測有無DMA請求,一般安排在一條指令執(zhí)行過程的末尾

④中斷服務(wù)程序的最后指令是無條件轉(zhuǎn)移指令

Ⅰ:程序中斷過程由硬件(如向量地址形成部件等)和中斷服務(wù)程序共同完成的,故Ⅰ正確。

Ⅱ:每條指令執(zhí)行周期結(jié)束后,CPU會統(tǒng)一掃描各個中斷源,然后進行判優(yōu)來決定響應(yīng)哪個中斷源,故Ⅱ錯誤。

Ⅲ:CPU會在每個存儲周期結(jié)束后檢查是否有DMA請求,故Ⅲ錯誤。

Ⅳ:中斷服務(wù)程序的最后指令通常是中斷返回指令(RETI),該指令在中斷恢復(fù)之后,也就是此時CPU中的所有寄存器都已經(jīng)恢復(fù)到了中斷之前的狀態(tài),因此該指令不需要進行無條件轉(zhuǎn)移,只需要通知CPU開始從PC中取指,進入取指周期即可,事實上,該指令可以理解為,它設(shè)置了一個標志,當CPU檢測到該標志的時候,就進入新的取指周期,故Ⅳ錯誤。

7、以下說法中錯誤的是( C)。

A中斷向量方法可提高中斷源的識別速度

B重疊處理中斷的現(xiàn)象稱為中斷嵌套

C中斷向量地址是中斷服務(wù)程序的入口地址

D中斷服務(wù)程序一般是操作系統(tǒng)模塊

中斷向量地址不是中斷服務(wù)程序的入口地址。中斷向量地址是一個指針，指向中斷服務(wù)程序的入口地址。

8、DMA方式既能用于控制主機與高速外圍設(shè)備之間的信息傳送,也能代替中斷傳送方式??(×)?

9、DMA工作方式提高了CPU的效率,同時也提高了數(shù)據(jù)傳送的速度。這是由于DMA方式在傳送數(shù)據(jù)時不需要CPU干預(yù),而且在一批數(shù)據(jù)傳送完畢時,也完全不需要CPU干預(yù)。( ×)

10、下列敘述中,(C?)是正確的。

A、程序中斷方式中有中斷請求,DMA方式中沒有中斷請求

B、DMA要等指令周期結(jié)束時才可以進行周期竊取

C、程序中斷方式和DMA方式中都有中斷請求,但目的不同

D、程序中斷方式和DMA方式中實現(xiàn)數(shù)據(jù)傳送都需要中斷請求（?DMA方式中實現(xiàn)數(shù)據(jù)傳送不需中斷請求）

從數(shù)據(jù)傳送來看，程序中斷方式靠程序傳送，DMA方式靠硬件傳送；

從CPU響應(yīng)時間看，程序中斷方式是在一條指令執(zhí)行結(jié)束時響應(yīng)，而DMA方式可在指令周期內(nèi)的任一存取周期結(jié)束時響應(yīng)；

程序中斷方式有處理異常事件的能力，DMA方式?jīng)]有，主要用于大批數(shù)據(jù)的傳送，如：硬盤存取，圖像處理，高速數(shù)據(jù)采集系統(tǒng)等，可提高數(shù)據(jù)吞吐量；

程序中斷需要中斷現(xiàn)行程序，故需要保護現(xiàn)場，DMA方式不中斷現(xiàn)行程序，無需保護現(xiàn)場；

DMA方式的優(yōu)先級高于程序中斷的優(yōu)先級 。

DMA方式中實現(xiàn)數(shù)據(jù)傳送不需中斷請求，所以選項A是錯誤的；程序中斷方式和DMA方式中都有中斷請求，但目的不同，所以選項B和D錯誤，選項C是正確的。

11、通道程序都存放在主存中。 課本P158

通道控制方式與DMA控制方式的區(qū)別

1）DMA控制方式中需要CPU來控制所傳輸數(shù)據(jù)塊的大小，傳輸?shù)膬?nèi)存地址；通道控制方式中這些信息都是由通道來控制管理的。

2）一個DMA控制器對應(yīng)一臺設(shè)備與內(nèi)存?zhèn)鬟f數(shù)據(jù)，而一個通道可以控制多臺設(shè)備與內(nèi)存的數(shù)據(jù)交換。

通道程序由通道執(zhí)行，且只能在具有通道的I／O系統(tǒng)中執(zhí)行。

12、下列選項中,在I/O總線的數(shù)據(jù)線上傳輸?shù)男畔? ①②③? )。

①I/O接口中的命令字 ②IO接口中的狀態(tài)字 ③中斷類型號

13、下列敘述中,正確的是(D?)。

A訪問存儲器的指令一定不能訪問I/O設(shè)備

B在統(tǒng)一編址下,不能直接訪問I/O設(shè)備

C只有I/O指令可以訪問I/O設(shè)備

D在具有專門I/O指令的計算機中,I/O設(shè)備才可以單獨編址

14、I/O設(shè)備的統(tǒng)一編址就是將I/O地址看稱存儲器地址的一部分 ?（√）

15、下列關(guān)于IO指令的說法中,錯誤的是( )。

A I/O指令是機器指令的一類

B I/O反應(yīng)CPU和IO設(shè)備交換信息的特點

C I/O指令是CPU系統(tǒng)指令的一部分

D I/O指令的格式和指令格式相同

16、下列關(guān)于I/O端口和接口的說法中,正確的是(B?)。

A在統(tǒng)一編址方式下,存儲單元和I/O設(shè)備是靠不同的地址線來區(qū)分的

B在獨立編址方式下,CPU需要設(shè)置專門的輸入輸出指令訪問端口

C在獨立編址方式下,存儲單元和I/O設(shè)備是靠不同的地址線來區(qū)分的?靠不同I/O指令

D按照不同的數(shù)據(jù)傳送格式,可將接口分為同步傳送接口和異步傳送接口（分為并行接口和串行接口）

二、選擇

1、在主機和外設(shè)的信息傳送中,(A?)不是一種程序控制方式。

A直接存儲器存取 （即DMA方式） B程序中斷

C通道控制 D直接程序傳送

2、在統(tǒng)一編址的方式下,區(qū)分存儲單元和I/O設(shè)備是靠(?D?)。

A不同的地址線 B不同的數(shù)據(jù)線

C不同的控制線 D不同的地址碼

3、程序員進行系統(tǒng)調(diào)用,訪問設(shè)備使用的是(?C )。

A物理地址 B從設(shè)備地址

C邏輯地址 D主設(shè)備地址

4、中斷發(fā)生時程序計數(shù)器內(nèi)容的保護和更新是由(A?)完成的。

A硬件自動 B進棧指令和轉(zhuǎn)移指令

C訪存指令 D中斷服務(wù)程序

5、在具有中斷向量表的計算機中,中斷向量地址是A?)。

A中斷服務(wù)程序入口地址的地址 B中斷服務(wù)程序的入口地址

C子程序入口地址 D中斷程序斷點

6、I?/O的編織方式采用統(tǒng)一編址方式時,進行輸入/輸出的操作的指令是(B?)。

A輸入/輸出指令 B訪存指令 C都不對 D控制指令

7、中斷響應(yīng)是在(C?)。

A一條指令執(zhí)行中間 B一條指令執(zhí)行開始

C一條指令執(zhí)行之末 D一條指令執(zhí)行的任何時刻

8、在DMA方式下,數(shù)據(jù)從內(nèi)存?zhèn)魉偷酵庠O(shè),經(jīng)過的路徑是( C)。

A內(nèi)存->數(shù)據(jù)通路->數(shù)據(jù)總線->外設(shè) B內(nèi)存->CPU->外設(shè)

C內(nèi)存->數(shù)據(jù)總線->DMAC->外設(shè) D內(nèi)存->數(shù)據(jù)總線->數(shù)據(jù)通路->外設(shè)

9、在各種I/O方式中,中斷方式下CPU與外設(shè)?并行?工作,傳送與主程序?串行?工作,DMA方式下CPU與外設(shè)?并行?工作,傳送與主程序?并行?工作。每個空填寫“串行”或“并行”。

10、響應(yīng)外部中斷的過程中,中斷隱指令完成的操作,除保護斷點外,還包括(①③)。課本P199

①關(guān)中斷②保存通用寄存器的內(nèi)容③形成中斷服務(wù)程序入口地址并送被PC

A①②③ B②③ C①② D①③

11、在DMA傳送方式中,由?外部設(shè)備?發(fā)出DMA請求,在傳送期間總線控制權(quán)由?DMA控制器?掌握。 根據(jù)題目描述在每個空中選擇下列的一個合適內(nèi)容填寫: CPU、內(nèi)存、外部設(shè)備、DMA控制器。

12、能產(chǎn)生DMA請求的總線部件是( B? )。

①高速外設(shè)②需要與主機批量交換數(shù)據(jù)的外設(shè)③具有DMA接口的外設(shè)

A① B③ C②③ D①③

13、關(guān)于程序中斷方式和DMA方式的敘述.錯誤的是( )。①DMA的優(yōu)先級比程序中斷的優(yōu)先級要高②程序中斷方式需要保護現(xiàn)場,DMA方式不需要保護現(xiàn)場③程序中斷方式的中斷請求是為了報告CPU數(shù)據(jù)的傳輸結(jié)束.而DMA方式的中斷請求完全是為了傳送數(shù)據(jù)

A、①③ B、 ②③ C、③ D、②

?中斷和DMA方式是I/O設(shè)備與主機間交換數(shù)據(jù)常采用的傳送控制方式，在這兩種控制方式下，CPU和I/O設(shè)備可以并行工作。DMA方式的中斷請求是為了報告CPU數(shù)據(jù)的傳輸結(jié)束。中斷方式需要執(zhí)行中斷服務(wù)程序，并且完成一次程序中斷還需要許多輔助操作，所以它主要適用于中、低速外設(shè)。?[歸納總結(jié)] 中斷方式下，外設(shè)在做好輸入輸出準備時，向主機發(fā)中斷請求，主機接到請求后就暫時中止原來執(zhí)行的程序，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序?qū)ν獠空埱筮M行處理，在中斷處理完畢后返回原來的程序繼續(xù)執(zhí)行。DMA方式是在主存和外設(shè)之間開辟直接的數(shù)據(jù)通路，可以進行基本上不需要CPU介入的主存和外設(shè)之間的信息傳送，這樣不僅能保證CPU的高效率，而且能滿足高速外設(shè)的需要。?中斷方式和DMA方式的主要區(qū)別為：?(1)中斷方式是程序切換，需要保護和恢復(fù)現(xiàn)場；而DMA方式除了開始和結(jié)尾時，不占用CPU的任何資源。?(2)對中斷請求的響應(yīng)時間只能發(fā)生在每條指令執(zhí)行完畢時；而對DMA請求的響應(yīng)時間可以發(fā)生在每個機器周期結(jié)束時。?(3)中斷傳送過程需要CPU的干預(yù)；而DMA傳送過程不需要CPU的干預(yù)，故數(shù)據(jù)傳輸速率非常高，適合于高速外設(shè)的成組數(shù)據(jù)傳送。?(4)DMA請求的優(yōu)先級高于中斷請求。?(5)中斷方式具有對異常事件的處理能力，而DMA方式僅局限于完成傳送數(shù)據(jù)塊的I/O操作。

14、中斷判優(yōu)邏輯和總線仲裁方式相類似,下列說法中正確的是()。

①在總線仲裁方式中,獨立請求方式響應(yīng)時間最快,是以增加控制線是為代價

②在總線仲裁方式中,計數(shù)器定時查詢方式有一根總線請求和一根設(shè)備地址線,若每次計數(shù)都從0開始,則設(shè)備號小的優(yōu)先級高

③總線仲裁方式一般是指I/O設(shè)備爭用總線的判優(yōu)方式,而中斷判優(yōu)方式一般是指IO設(shè)備爭用CPU的判優(yōu)方式

④中斷判優(yōu)邏輯既可以通過硬件實現(xiàn),又可以通過軟件實現(xiàn)

A、①③④

B、①②④

C、①④

D、①③

答案：A

CPU響應(yīng)DMA請求一般是在(一個總線周期結(jié)束時?)

周期竊取：存取周期

DMA中斷響應(yīng)時刻：機器周期結(jié)束時刻

外中斷響應(yīng)時刻：一條指令執(zhí)行結(jié)束時刻

DMA中斷優(yōu)先級>外中斷優(yōu)先級

沒有機器周期就選總線周期

三、計算

1、某計算機處理器主頻為50MHz,采用定時查詢方式控制設(shè)備A的I/O,查詢程序運行一次所用的時鐘周期數(shù)至少為500。在設(shè)備A工作期間,為保證數(shù)據(jù)不丟失,每秒需對其查詢至少200次,則CPU用于設(shè)備A的I/O的時間占整個CPU時間的百分比至少是( ?0.2% )。

200*500=100 000周期/秒(頻率)

50MHZ=50 000 000HZ

100 000/50 000 000=0.2%

2、在程序查詢方式的輸入輸出系統(tǒng)中,假設(shè)不考慮處理時間.每一次查詢操作需要100個時鐘周期,CPU的時鐘頻率為 50 MHz?，F(xiàn)有鼠標和硬盤兩個設(shè)備，而日CPU必須每秒對鼠標進行30次查詢,硬盤以32位字長為單位傳輸數(shù)據(jù),即每32位被 CPU查詢一次,傳輸率為2 MBps（2×220B/s）。求 CPU對這兩個設(shè)備查詢所花費的時間比率,由此可得出什么結(jié)論?

(1)CPU每秒對鼠標進行30次查詢,所需的時鐘周期數(shù)為 100*30=3000

根據(jù) CPU的時鐘頻率為50 MHz,即每秒50*10^6個時鐘周期,故對鼠標的査詢占用 CPU的時間比率為

[3000/(50*10^6]*100% =0.006%

可見,対鼠標的查詢基本不影響 CPU的性能 。

(2)對于硬盤,每32位被 CPU查詢一次,故每秒查詢

2MB/4B= 512K次

則每秒查詢的時鐘周期數(shù)為100 *512 *1024 = 52.4*10^6

故對磁盤的查詢占用 CPU的時間比率為[(52.4*10^6)/(50*10^6)]*100%=105%

即使CPU將全部時間都用于對硬盤的查詢也不能滿足磁盤傳輸?shù)囊?因此CPU一般不采用程序查詢方式與磁盤交換信息。

3、 DMA接口采用周期竊取方式把字符傳送到存儲器， 它支持的最大批量為400個字節(jié)。若存取周期為100ns，每處理一次中斷需5us，現(xiàn)有的字符設(shè)備的傳輸率為9600bps。假設(shè)字符之間的傳輸是無間隙的若忽略預(yù)處理所需的時間，試問采用DMA方式每秒因數(shù)據(jù)傳輸需占用處理器多少時間?如果完全采用中斷方式，有序占用處理器多少時間?

答:傳輸率9600bps=(9600/8)B/s=1200B/s

若采用DMA方式，傳送1200個字符共需1200個存取周期，每傳400個字符，進行一次中斷處理，

DMA方式時間=預(yù)處理+數(shù)據(jù)傳送+后處理 =?0.1?us * 1200 + 5?us *（1200/400）= 135us

傳輸時間=1200*0.1=120us

后處理:(1200/400)*5=15us

若采用中斷方式，每傳送一個字符要申請一次中斷請求，每秒印數(shù)據(jù)傳輸所占用處理器的時間為 5us*1200=6000us

數(shù)據(jù)傳送:每秒1200個字節(jié)=1200個字符

4、假設(shè)磁盤采用DMA方式與主機交換信息，傳輸速率為2MBps。DMA的預(yù)處理需要1000個時鐘周期，DMA完成傳送后的中斷處理需要500個時鐘周期，如果平均傳輸?shù)臄?shù)據(jù)長度為4KB，試問在硬盤工作時，50MHz的處理器需要多少時間比率進行DMA輔助操作(預(yù)處理和后處理)?

答:

DMA 傳送過程包括預(yù)處理、數(shù)據(jù)傳送和后處理三個階段。

傳送 4KB 的數(shù)據(jù)長度需(4KB) / (2MBps) = 0.002s

如果磁盤不斷進行傳輸，每秒所需 DMA 輔助操作的時鐘周期數(shù)為

(1000 + 500) /0.002 = 750000

故 DMA 輔助操作占用 CPU的時間比率為 [750000 / (50 *10^6)] ?* 100% = 1.5 %

數(shù)據(jù)塊=4KB

數(shù)據(jù)傳送時間 4KB/2MBps=0.002s ??2^12 / 2 * 2^20 = 2^(-9)

輔助操作時間 (1000+500)/0.002=750000

時間比率 (750000/50*10^6)*100%=1.5%

---

第六章

一、選擇

1、長度相同,格式相同的兩種浮點數(shù),假定前者基數(shù)大,后者基數(shù)小,其他規(guī)定均相同,則它們可表示的數(shù)的范圍和精度為( )。

A兩者可表示的數(shù)的范圍和精度相同 B前者可表示的數(shù)的范圍大但精度低

C前者可表示的數(shù)的范圍大且精度高 D后者可表示的數(shù)的范圍大且精度高

2、若浮點數(shù)的尾數(shù)用補碼表示,則下列( )中的尾數(shù)是規(guī)格化形式。

A1.00010 B1.11000 C0.01110 D0.01010

補碼的規(guī)格化形式表示是小數(shù)點后一位與符號位不同。

3、由3個“1”和5個“0”組成的8位二進制補碼,能表示的最小整數(shù)是( )。

A-32 B-3 C-126 D-125

1000 0011 ???原碼為 1111 1101

4、若32位計算機按字節(jié)編制,采用小端方式,若語句“int i=0;”對應(yīng)指令的機器代碼為”“C7 45 FC 00 00 00 00”,則語句“int i=-64;” 對應(yīng)指令的機器代碼為( )。

A C7 45 FC 0C FF FF FF

B C7 45 FC FF FF FF C0

C C7 45 FC C0 FF FF FF

D C7 45 FC FF FF FF 0C

1000 0000 ……… 0100 0000

小端方式是指數(shù)據(jù)的高字節(jié)保存在內(nèi)存的高地址中，而數(shù)據(jù)的低字節(jié)保存在內(nèi)存的低地址中。– 64的補碼為FF FF FF CO，按照小端方式,存儲順序依次為CO FF FF FF，

因此，int x=-64對應(yīng)的機器指令代碼為:C7 45 FC CO FF FF FF

5、在原碼一位乘法中,( )。

A符號位不參加運算,并根據(jù)運算結(jié)果確定結(jié)果中的符號

B符號位參加運算,并根據(jù)運算結(jié)果改變結(jié)果中的符號位

C符號位不參加運算

D符號位參加運算

6、ALU作為運算器的核心部件,其屬于( )。

A時序邏輯電路 B組合邏輯電路

C控制器 D寄存器

7、計算機在進行浮點數(shù)的加減運算之前,先進行對接操作,若x的階碼大于y的階碼,則應(yīng)將( )。

A y的階碼擴大至與x的階碼相同,且使y的尾數(shù)部分進行算術(shù)左移

B x的階碼縮小至與y的階碼相同,且使x的尾數(shù)部分進行算術(shù)左移

C x的階碼縮小至與y的階碼相同,且使x的尾數(shù)部分進行算術(shù)右移

D y的階碼擴大至與x的階碼相同,且使y的尾數(shù)部分進行算術(shù)右移

??

8、某數(shù)采用IEEE 754單精度浮點數(shù)格式,表示為C640 000 0H,則該數(shù)的值是( ?)。

A ??-0.5×2^12 ????????B -0.5×2^13????????C -1.5×2^12 ????????D -1.5×2^13

單精度浮點數(shù)大小為4Bytes(32bits)?

其中,具***數(shù)的含義為:

第1位表示符號,0為正數(shù),1為負數(shù),

第2~9位表示冪數(shù),由于轉(zhuǎn)換成單精度時,冪數(shù)加上了127，之后要減127

第10~32位表示小數(shù)部分

?C640 0000H 化成2進制是：

1????????? ? ?1000 1100 ????? ? ?10000000000000000000000

負數(shù)????? ? 13(140-127)? ????0.5(這里的小數(shù)部分指去掉1后的小數(shù)部分)

所以最終答案為 -1.5*2^13

解析:IEEE 754單精度浮點數(shù)格式為C640 0000H,

二進制格式為1100 0110 0100 0000 0000 00000000 0000,

轉(zhuǎn)換為標準的格式為:數(shù)符=1表示負數(shù);階碼值為1000 1100-0111 1111=0000 1101=13;尾數(shù)值為1.5(注意其有隱含位,要加1)。因此,浮點數(shù)的值為-1.5×213。 知識模塊:計算機組成原理

9、組成一個運算器需要多個部件,但下面的( )不是組成運算器的部件。、

A狀態(tài)寄存器 ????????????????B數(shù)據(jù)總線????????????????C.ALU ???????????????????????D地址寄存器

10、在計算機中,通常用來表示主存地址的是( )。

A無符號數(shù) ????????B原碼 ????????C移碼 ????????D補碼

11、在定點運算器中,無論是采用雙符號位,還是采用單符號位,必須有( )。

A譯碼電路,它一般用“與非”門來實現(xiàn)

B編碼電路,它一般用“或非”門來實現(xiàn)

C溢出判斷電路,它一般用“異或”門來實現(xiàn)

D移位電路,它一般用“與或非”門來實現(xiàn)

12、加法器采用并行進位的目的是( )。

A保證加速器可靠性 B提高加法器運算速度

C增強加法器功能 D簡化加法器設(shè)計

13、在串行進位的并行加法器中,影響加法器運算速度的關(guān)鍵因素是( )。

A門店路的級延遲 B各位加法器速度的不同

C元器件速度 D進位傳遞延遲

14、浮點數(shù)的IEEE 754標準對尾數(shù)編碼采用的是( )。

A反碼 B移碼 C補碼 D原碼

15、設(shè)機器數(shù)字長8位,含1位符號位,若機器數(shù)BAH為原碼,算數(shù)左移1位和算數(shù)右移1位分別得( )。

A F4H , 9DH B B5H , EDH

C B4H , 6DH D F4H , EDH

BAH = 1011 1010
左移1111 0100 = F4H
右移1001 1101 = 9DH
原碼移位補0；補碼左移低位補0，右移高位補1；反碼移位補1.

算術(shù)移位的對象是有符號數(shù)，移位過程中符號位保持不變。

邏輯移位將對象視為無符號數(shù).左移時：高位移丟，低位補0；右移時：低位移丟，高位補0

16、在浮點數(shù)編碼表示中,( )在機器數(shù)中不出現(xiàn),是隱含的,

A尾數(shù) B基數(shù) C階碼 D符號

浮點數(shù)編碼表示中，符號、階碼和尾數(shù)均有體現(xiàn)，只有基數(shù)是固定的，無需出現(xiàn)。

17、若采用雙符號位,則兩個正數(shù)相加產(chǎn)生溢出的特征時,雙符號位為( )。

A 11 B 10

C 00 D?01

18、采用規(guī)格化的浮點數(shù),最主要是為了( )。

A防止運算時數(shù)據(jù)溢出

B方便浮點運算

C增加數(shù)據(jù)的表示范圍

D增加數(shù)據(jù)的表示精度

19、下列關(guān)于各種移位的說法正確的是( )。 ①假設(shè)機器數(shù)采用反碼表示,當機器數(shù)為負時,左移時最高數(shù)位丟0,結(jié)果出錯,右移時,最低數(shù)位丟0,影響精度 ②算術(shù)移位的情況下,補碼左移的前提條件是其原最高有效位與原符號位要相同 ③在算數(shù)移位的情況下,雙符號位的移位操作只有低符號位需要參加移位操作

A② B③ C①②③ D①③

雙符號位的最高符號位代表真正的符號，而低位符號位用于參與移位操作以判斷是否發(fā)生溢出

20、某浮點機采用規(guī)格化浮點數(shù)表示,階碼用移碼表示,最高位代表符號位,尾數(shù)用原碼表示。下列( )的表示不是規(guī)格化浮點數(shù)。

A階碼：1111111 ?????????尾數(shù)：1.1000……00

B階碼：0011111 ???????? 尾數(shù)：1.0111……01

C階碼：1000001 ??????? 尾數(shù)：0.1111……01

D階碼：0111111 ???????? 尾數(shù)：0.1000……10

對于尾數(shù)的原碼來說，只看尾數(shù)的第一位是否為1就行。

對于規(guī)格化的浮點數(shù)，尾數(shù)有三種形式：

0.1xx……x(原碼、補碼、反碼都是正數(shù)的形式)

1.0XX……X(補碼、反碼是負數(shù)的形式)

1.1xx……X(原碼是負數(shù)的形式)尾數(shù)用原碼表示，

B是不符合規(guī)格化的形式

21、計算機內(nèi)部的定點數(shù)大多用補碼表示,以下是一些關(guān)于補碼特點的敘述: ①零的表示是唯一的②符號位可以和數(shù)值部分一起參加運算③和其真值的對應(yīng)關(guān)系簡單、直觀④減法可用加法來實現(xiàn),以上敘述中( )是補碼表示的特點。

A①② B①③ C①②③ D①②④

[解析] 在補碼表示中，真值0的表示形式是唯一的；符號位可作為數(shù)值位的一部分看待，和數(shù)值位一起參加運算；加減法統(tǒng)一采用加法操作實現(xiàn)。故Ⅰ、Ⅱ、Ⅳ均正確。而Ⅲ是原碼表示的特點。?原碼表示和補碼表示的主要區(qū)別：?①原碼表示直觀易懂，機器數(shù)和真值間的相互轉(zhuǎn)換很容易，補碼負數(shù)時，機器數(shù)和真值間的相互轉(zhuǎn)換不直觀。?②用原碼實現(xiàn)乘、除運算的規(guī)則簡單，用補碼實現(xiàn)加、減運算的規(guī)則簡單。?③最高位都表示符號位，補碼的符號位可作為數(shù)值位的一部分看待，和數(shù)值位一起參加運算；但原碼的符號位不允許和數(shù)值位同等看待，必須分開進行處理。?④對于真值0，原碼有兩種不同的表示形式，而補碼只有唯一的一種表示形式。?⑤原碼表示的正、負數(shù)范圍相對零來說是對稱的；但補碼負數(shù)表示范圍較正數(shù)表示范圍寬，能多表示一個最負的數(shù)(絕對值最大的負數(shù))。

22、加法器中每位的本地進位信號d為( )。

A xiYiCi B Xi⊕Yi C xiYi D Xi+Yi+Ci

23、在補碼的加減法中,用兩位符號位判斷溢出,兩位符號位s1s2=10時表示( ?)。

A結(jié)果負溢出 B結(jié)果正溢出

C結(jié)果為負數(shù),無溢出 D結(jié)果為正數(shù),無溢出

24、8位原碼能表示的不同數(shù)據(jù)有( )個。 原碼中有正0負0

A15 B 255 C16 D256

25、在浮點運算中,下溢指的是( )。

A運算的結(jié)果最低有效位產(chǎn)生的錯誤

B運算的結(jié)果小于機器所能表示的最小正數(shù)

C運算結(jié)果的絕對值小于機器所能表示的最小絕對值

D運算的結(jié)果小于機器數(shù)所能表示的最小負數(shù)

運算結(jié)果在0至規(guī)格化最小整數(shù)之間時成為正下溢，運算結(jié)果在0至規(guī)格化最大負數(shù)間成為負下溢，兩者統(tǒng)稱為下溢。

運算結(jié)果大于最大正數(shù)時稱為正上溢，小于絕對值最大負數(shù)時稱為負上溢，兩者統(tǒng)稱為上溢。

運算結(jié)果在0至最小正數(shù)之間時稱為正下溢，在0至絕對值最小負數(shù)之間稱為負下溢，兩者統(tǒng)稱為下溢。數(shù)據(jù)下溢時，浮點數(shù)值趨于0，計算機僅將其當作機器0處理。

26、下列說法中,正確的是( )。

A采用變形補碼并進行加減法運算可以避免溢出

B兩個正數(shù)相加一定產(chǎn)生溢出

C只有定點數(shù)運算才可能溢出,浮點數(shù)運算不會產(chǎn)生溢出

D定點數(shù)和浮點數(shù)運算都能產(chǎn)生溢出

變形補碼即雙符號位補碼,所以并不可以避免溢出。定點數(shù)和浮點數(shù)運算都可能產(chǎn)生溢出,但溢出判斷有區(qū)別。兩個正數(shù)相加時并不一定產(chǎn)生溢出,只有當相加之后的結(jié)果超過數(shù)的表示范圍才產(chǎn)生溢出。

27、原碼乘法時,符號為單獨處理乘積的方式是( )。

A兩個操作數(shù)符號相“與”

B兩個操作數(shù)符號相“或”

C兩個操作數(shù)中絕對值較大數(shù)的符號

D兩個操作數(shù)符號相“異或”

原碼的符號位為“1”表示負數(shù)，為“0”表示正數(shù)。原碼乘法時，符號位單獨處理，乘積的符號是兩個操作數(shù)符號相“異或”，同號為正，異號為負。[歸納總結(jié)] 凡是原碼運算，不論加減乘除，符號位都單獨處理，其中乘除運算的結(jié)果符號由參加運算的兩個操作數(shù)符號“異或”得到。

28、補碼定點整數(shù)0101 0101算術(shù)左移兩位后的值為( ? )。

A0100 0111 B0101 0101 C0100 0110 D 0101 0100

29、設(shè)浮點數(shù)階的基數(shù)為8,尾數(shù)用模4補碼表示,下列浮點數(shù)中( )是規(guī)格化數(shù)。

A 00.000111 B 11.101010

C 11.111000 D 11.111101

兩位符號位(小數(shù)點前兩位11或00)，是變形補碼。
補碼的規(guī)格化表示是小數(shù)點后n位與符號位不同(n由基數(shù)決定，2的n次方為基數(shù))

基數(shù)為8。是2的3次方。每三位表示一個數(shù)，n等于3。故觀察尾數(shù)前三位(小數(shù)點后三位):
對基數(shù)為8該題解答技巧:
當浮點數(shù)為正數(shù)時，數(shù)值位前三位不全為0時，是規(guī)格化數(shù)；
當浮點數(shù)為負數(shù)時，數(shù)值位前三位不全為1時，是規(guī)格化數(shù)；

原碼表示的規(guī)格化小數(shù)是小數(shù)點后n位都不為0的小數(shù)，n由基數(shù)決定。

30、算數(shù)邏輯單元ALU的功能一般包括( )。

A加法運算 B算數(shù)運算 C算數(shù)運算和邏輯運算 D邏輯運算

31、設(shè)機器數(shù)字長8位,含1位符號位,若機器數(shù)BAH為補碼,算數(shù)左移1位和算數(shù)右移1位分別得( )。

A B5H , EDH

B F4H , DDH

C B4H , 6DH

D F4H , 9DH

BAH = 1011 1010

左移：1111 0100

右移：1101?1101

32、下列關(guān)于對階操作說法正確的是( )。,

A在浮點加減運算的對階操作中,若階碼減小,則尾數(shù)左移

B在浮點加減運算的對階操作中,若階碼增大,則尾數(shù)右移

C以上都不對

D在浮點加減運算的對階操作中,若階碼增大,則尾數(shù)右移,若階碼減小,則尾數(shù)左移

33、補碼定點整數(shù)1001 0101算術(shù)右移一位后的值為( ? )。

A 1000 1010 B 0100 1010 C 1100 1010 D 0100 1010 1

34、下列關(guān)于舍入的說法,正確的是( )。 ①不僅僅只有浮點數(shù)需要舍入,定點數(shù)在運算時也可能要舍入 ②在浮點數(shù)舍入中,只有左規(guī)格化時可能要舍入 ③在浮點數(shù)舍入中,只有右規(guī)格化時可能要舍入 ④在浮點數(shù)舍入中,左右規(guī)格化均可能要舍入 ⑤舍入不一定產(chǎn)生誤差

A①②⑤ B①③⑤ C①④ D⑤

舍入是浮點數(shù)的概念，定點數(shù)沒有舍入的概念 浮點數(shù)舍入的情況有兩種：對階右規(guī)格化舍入不一定產(chǎn)生誤差 如向下舍入1100 到110時是沒有誤差的

35.定點小數(shù)[反碼]反=x0.x1…xn表示的數(shù)值范圍是( ? ?)。

A ?1+2^?n ≤ x < 1?2^?n

B ?1+2^?n ＜ x ≤ 1?2^?n

C ?1+2^?n ＜ x ＜ 1?2^?n

D ?1+2^?n ≤ x ≤ 1?2^?n

36.長度相同,但格式不同的兩種浮點數(shù),假設(shè)前者階碼長、尾數(shù)短,后者階碼短、尾數(shù)長,其他規(guī)定均相同,則它們表示的數(shù)的范圍和精度為( )。

A兩者可表示的數(shù)的范圍和精度相同

B前者可表示的樹的范圍大且精度高

C前者可表示數(shù)的范圍大,但精度低

D前后者可表示數(shù)的范圍大且精度高

37.原碼乘法是( )。

A乘數(shù)用原碼表示,被乘數(shù)取絕對值,然后相乘

B被乘數(shù)用原碼表示,乘數(shù)取絕對值,然后相乘

C先取操作數(shù)絕對值相乘,符號為單獨處理

D用原碼表示操作數(shù),然后直接相乘

38.對真值0表示形式唯一的機器數(shù)是( )。

A以上都不對 B補碼和移碼 C原碼 D反碼

第七章

1、下列描述中不符合RISC的指令系統(tǒng)特點的是( ?)。

A、選取使用頻率最高的一些簡單指令，以及很有用但不復(fù)雜的指令。

B、指令長度固定，指令種類少

C、增加寄存器的數(shù)目，以盡量減少訪存次數(shù)

D、尋址方式種類盡量減少，指令功能盡可能強

?RISC即精簡指令系統(tǒng)計算機，選項B顯然不符合RISC的特點。[歸納總結(jié)] RISC的中心思想是要求指令系統(tǒng)簡化，盡量使用寄存器一寄存器操作指令，指令格式力求一致，大部分RISC具有下列特點：?(1)指令總數(shù)較少(一般不超過100條)；?(2)基本尋址方式種類少(一般限制在2～3種)；?(3)指令格式少(一般限制在2～3種)，而且長度一致；?(4)除取數(shù)和存數(shù)指令(Load/Store)外，大部分指令在單周期內(nèi)完成；?(5)只有取數(shù)和存數(shù)指令能夠訪問存儲器，其余指令的操作只限于在寄存器之間進行；?(6)CPU中通用寄存器的數(shù)目應(yīng)相當多(32個以上，有的可達上千個)；?(7)為提高指令執(zhí)行速度，絕大多數(shù)采用硬連線控制實現(xiàn)，不用或少用微程序控制實現(xiàn)；?(8)采用優(yōu)化的編譯技術(shù)，力求以簡單的方式支持高級語言。

2、對按字尋址的機器，程序計數(shù)器和指令寄存器的位數(shù)個取決于( ?)。

A、指令字長,機器字長

B、機器字長,存儲器的字數(shù)

C、地址總線寬度,存儲器的字數(shù)

D、存儲器的字數(shù),指令字長

答案：D

3、為了縮短指令中某個地址段的位數(shù),有效的方法是采取( ?)。

A、寄存器尋址 ??因為寄存器數(shù)量少，對應(yīng)的地址碼長度短。使得指令字段

B、基址尋址

C、立即尋址

D、變址尋址

答案：A

4、以下有關(guān)指令系統(tǒng)的說法中,錯誤的是( )。

A、任何程序運行前都要先轉(zhuǎn)換為機器語言程序

B、指令系統(tǒng)和機器語言是無關(guān)的

C、指令系統(tǒng)是計算機軟硬件的界面

D、指令系統(tǒng)是一臺機器硬件能執(zhí)行的指令全體

答案：B

5、在指令格式中,采用擴展操作碼設(shè)計方案的目的是( )。

A、減少指令字長度

B、保持指令字長度不變而增加尋址空間

C、保持指令字長度不變而增加指令的數(shù)量

D、增加指令字長度

答案：C

6、指令系統(tǒng)中采用不同尋址方式的目的是( )。

A、實現(xiàn)程序控制

B、三者都正確

C、提供擴展操作碼的可能并降低指令譯碼難度

D、可縮短指令字長,擴大尋址空間,提高編程的靈活性

答案：D

7、某機器指令字長為16位,主存按字節(jié)編址,取指令時,每取一個字節(jié),PC自動加1,當前指令地址為2000H,指令內(nèi)容位相對尋址的無條件轉(zhuǎn)移指令,指令中的形式地址為40H,則取指令后及指令執(zhí)行后PC的內(nèi)容為( )。

A、2002H,2042H

B、2000H,2042H

C、2002H,2040H

D、2000H,2040H

答案：A

8、假定指令中地址碼所給出的是操作數(shù)的有效地址,則該指令采用( )。

A、寄存器尋址

B、立即尋址

C、直接尋址

D、間接尋址

答案：C

9、在CPU執(zhí)行指令的過程中,指令的地址由( ?)給出。

A、操作系統(tǒng)

B、指令的地址碼字段

C、程序計數(shù)器PC

D、程序員

答案：C

10、指令尋址方式有順序和跳躍兩種,采用跳躍尋址方式可以實現(xiàn)( )。

A、程序浮動

B、程序的調(diào)用

C、程序的無條件轉(zhuǎn)移和條件轉(zhuǎn)移

D、程序的無條件浮動和條件浮動

答案：C

11、某指令系統(tǒng)有200條指令,對操作碼采用固定長度二進制編碼,最少需要用( )位。

A、4??????????????????????????????B、8????????????????C、16????????????????D、32

答案：B 因128=2^7＜200＜2^8=256，故采用定長操作碼時，至少需8位。

為了縮短指令中某個地址段的位數(shù),有效的方法是采取( ?)。

A、寄存器尋址 ??因為寄存器數(shù)量少，對應(yīng)的地址碼長度短。使得指令字段

B、基址尋址

C、立即尋址

D、變址尋址

答案：A

假定指令中地址碼所給出的是操作數(shù)的有效地址,則該指令采用( )。

A、寄存器尋址

B、立即尋址

C、直接尋址

D、間接尋址

答案：C

偏移尋址通過將某個寄存器的內(nèi)容與一個形式地址相加來生成有效地址。下列尋址方式中不屬于偏移尋址方式的是( )。

A、相對尋址

B、變址尋址

C、基址尋址

D、間接尋址

12、能夠完成兩個數(shù)的算術(shù)運算的單地址指令,地址碼指明一個操作數(shù),另一個操作數(shù)來自于( )方式。

A、立即尋址

B、直接尋址

C、隱含尋址

D、基址尋址

答案：C

26、相對尋址方式中,指令所提供的相對地址實質(zhì)上是一種( )。

A、內(nèi)存地址

B、以一下條指令在內(nèi)存中首地址為基準位置的偏移量

C、立即數(shù)

D、以本條指令在內(nèi)存中首地址為基準位置的偏移量

答案：B

27、( )便于處理數(shù)組問題。

A、間接尋址 B、相對尋址

C、基址尋址 D、變址尋址

答案：D

30、在多道程序設(shè)計中,最重要的尋址方式是( )。

A、按內(nèi)容尋址

B、相對尋址

C、間接尋址

D、立即尋址

答案：B

13、假設(shè)寄存器R中的數(shù)值為200,主存地址為200和300的地址單元中存放的內(nèi)容分別為300和400,則( )方式下,訪問到的操作數(shù)為200。

A、存儲器間接尋址(200)

B、寄存器間接尋址(R)

C、寄存器尋址?R

D、直接尋址?200

本題考查各種數(shù)據(jù)尋址方式的原理。直接尋址200中,200就是有效地址,所訪問的主存地址200對應(yīng)的內(nèi)容是300,Ⅰ錯誤。

寄存器間接尋址(R)的訪問結(jié)果與Ⅰ一樣,Ⅱ錯誤。

存儲器間接尋址(200)表示主存地址200中的內(nèi)容為有效地址,所以有效地址為300,訪問的操作數(shù)是400,Ⅲ錯誤。

寄存器尋址R表示寄存器R的內(nèi)容即為操作數(shù),所以只有Ⅳ正確。此類題建議畫出草圖。

答案：C

14、在指令尋址的各種方式中,獲取操作數(shù)最快的方式是( )。

A、寄存器尋址

B、立即尋址

C、間接尋址

D、直接尋址

直接尋址方式下,操作數(shù)在內(nèi)存中,指令中給出操作數(shù)的地址,需要再訪問一次內(nèi)存來得到操作數(shù)。

立即尋址方式下,操作數(shù)在指令中,所以在取得指令時就得到操作數(shù),是速度最快的。

寄存器尋址方式下,操作數(shù)在CPU的寄存器中,與在內(nèi)存中取得操作數(shù)相比,該方式下獲取操作數(shù)的速度是很快的。

寄存器間接尋址方式下,操作數(shù)的地址在CPU的寄存器中,還需要訪問一次內(nèi)存來得到操作數(shù)。

間接尋址:間接尋址意味著指令中給出的地址A不是操作數(shù)的地址,而是存放操作數(shù)地址的主存單元的地址,簡稱操作數(shù)地址的地址。

答案：B

15、某計算機有16個通用寄存器,采用32位定長指令字,操作碼字段,含尋址方式位,為8位,Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式,若基址寄存器可使用任一通用寄存器,且偏移量用補碼表示,則Store指令中偏移量的取

值范圍是( )。

A、-32768~+32767

B、-65536~+65535

C、-65535~+65536

D、-32767~+32768

答案：A

解析：采用32位定長指令字，其中操作碼為8位，兩個地址碼共占32-8=24位

源操作數(shù)中的寄存器直接尋址用掉4位

目的操作數(shù)采用基址尋址也要指定個寄存器，同樣用掉4位

則留給偏移地址的位數(shù)位24-4-4=16位，所以為32768-32767

16、某機器字長為16位,主存按字節(jié)編址,轉(zhuǎn)移指令采用相對尋址,由兩個字節(jié)組成,第一字節(jié)為操作碼字段,第二字節(jié)為相對位移量字段,假定取指令時,每取一個字節(jié)PC自動加1,若某轉(zhuǎn)移指令所在的主存地址,2000H,相對位移量字段的內(nèi)容為06H,則該轉(zhuǎn)移

指令成功轉(zhuǎn)移后的目標地址是( )。

A、2009H

B、2006H

C、2007H

D、2008H

答案：D

17、下列指令中不屬于程序控制指令的是( )。

A、條件轉(zhuǎn)移指令

B、中斷隱指令（是由硬件實現(xiàn)的）

C、無條件轉(zhuǎn)移指令

D、循環(huán)指令

程序控制類指令主要包括無條件轉(zhuǎn)移，有條件轉(zhuǎn)移，子程序調(diào)用和返回指令、循環(huán)指令等。中斷隱指令是由硬件實現(xiàn)的，并不是指令系統(tǒng)中存在的指令，更不是程序控制類指令。

相對尋址方式中,指令所提供的相對地址實質(zhì)上是一種( )。

A、內(nèi)存地址

B、以一下條指令在內(nèi)存中首地址為基準位置的偏移量

C、立即數(shù)

D、以本條指令在內(nèi)存中首地址為基準位置的偏移量

18、偏移尋址通過將某個寄存器的內(nèi)容與一個形式地址相加來生成有效地址。下列尋址方式中不屬于偏移尋址方式的是( )。

A、相對尋址

B、變址尋址

C、基址尋址

D、間接尋址

答案：D

19、下列關(guān)于RISC的說法中,錯誤的是( )。

A、RISC的內(nèi)部通用寄存器數(shù)量相對CISC多

B、RISC的指令數(shù)、尋址方式和指令和種類相對CISC少

C、RISC大多數(shù)場指令在一個機器周期內(nèi)完成

D、RISC普遍采用微程序控制器

答案：D

B項、C項、A項都是RISC的特點之一,所以它們都是正確的,只有A項是CISC的特點,因為RISC的速度快,所以普遍采用硬布線控制器,而非微程序控制器。故選D

20、以下敘述錯誤的是( )。

A、為了便于取指,指令的長度通常為存儲字長的整數(shù)倍

B、單地址指令可能有一個操作數(shù),也可能有兩個操作數(shù)

C、單字長指令可加快取指令的速度

D、單地址指令是固定長度的指令

指令的地址個數(shù)與指令的長度是否固定沒有必然聯(lián)系，即使是單地址指令也可能由于單地址的尋址方式不同而導(dǎo)致指令長度不同。

答案：D

21、以下有關(guān)RISC的描述中,正確的是( )。

A、RISC的主要目的是減少指令數(shù),因此允許以增加每條指令的功能的方法來減少指令系統(tǒng)所包含的指令數(shù)

B、以上說法都不對

C、為了實現(xiàn)兼容,各公司新設(shè)計的RISC/是從原來CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實現(xiàn)的

D、早期的計算機比較簡單,采用RISC技術(shù)后,計算機的體系結(jié)構(gòu)又恢復(fù)到了早期的情況

答案：B

22、直接尋址的無條件轉(zhuǎn)移指令的功能是將指令中的地址碼送入( )。

A、累加器ACC

B、地址寄存器MAR

C、程序計數(shù)器PC

D、指令寄存器IR

答案：C

23、某計算機按字節(jié)編址,指令字長固定且只有兩種指令格式,其中三地址指令29條,二地址指令107條,每個地址字段為6位,則指令字長至少應(yīng)該是( )。

A、28位

B、32位

C、24位

D、26位

地址指令有29條，所以操作碼至少為5位，所以剩余32－29=3種操作碼給二地址指令。又二地址指令是比三地址指令少6位地址碼，但是操作碼比三地址指令多6位。所以二地址指令操作碼一共3種×2^6種=192>107，所以二地址指令夠了，指令字長最少為23位，為8的倍數(shù)就是24。(注意操作碼位數(shù)轉(zhuǎn)換為變成2的多少次方就是操作碼的種數(shù)了，注意轉(zhuǎn)換)

答案：C

【解】由題目可得：指令字長固定且只有兩種指令格式，分別為三地址指令和二地址指令。

三地址指令?29 條，2^4 < 29 < 2^5，因此三地址指令的操作碼至少有 5 位?，F(xiàn)假設(shè)三地址指令只有 5 位操作碼，那么三地址指令最多可以有2^5=32 條指令，現(xiàn)只有 29 條，說明剩余 3 位分配給了一地址指令。至此，三地址指令已占用 5+3*6=23 位。

二地址能實現(xiàn)的指令數(shù)為：3*2^6=192 > 107，顯然是夠用的，所以操作碼 5 位完全夠用。因此指令字長至少為 23 位，又因為按字節(jié)編址，所以指令字長至少為 24 位。

24、設(shè)指令中的地址碼為A,變址寄存器為X,程序計數(shù)器為PC,則變址間址尋址方式的操作數(shù)的有效地址EA是( )。

A、(X)+A

B、((X)+A)

C、((PC)+A)

D、(X)+(A)

答案：B

25、按字節(jié)編址的計算機中,某double 型數(shù)組A的首地址為2000H,使用變址尋址和循環(huán)結(jié)構(gòu)訪問數(shù)組A,保存數(shù)組下標的變址寄存器的初值為0,每次循環(huán)取一個數(shù)組元素,其偏移地址為變址值乘以sizeof() ,取完后變址寄存器的內(nèi)容自動加1,若某次循環(huán)索取元素的地址為2100H,則進入該次循環(huán)時,變址寄存器的內(nèi)容是( )。

A、32

B、100

C、25

D、64

答案：A

解析：EA=(IX)+A 可知IX=2100H-2000H=100H=16^2=256 sizeof(double)=8 256/8=32

地址2100H，H代表地址是十六進制數(shù)地址，所以2100H-2000H=16^2=256B，每個double是8個字節(jié)，所以256/8=32。

26、相對尋址方式中,指令所提供的相對地址實質(zhì)上是一種( )。

A、內(nèi)存地址

B、以一下條指令在內(nèi)存中首地址為基準位置的偏移量

C、立即數(shù)

D、以本條指令在內(nèi)存中首地址為基準位置的偏移量

答案：B

27、( )便于處理數(shù)組問題。

A、間接尋址

B、相對尋址

C、基址尋址

D、變址尋址

答案：D

28、以下敘述中( )是正確的。

A、RISC機一定采用流水技術(shù)

B、CPU配備很少的通用寄存器

C、次啊用流水技術(shù)的機器一定是RISC機

D、RISC機的兼容性優(yōu)于CISC機

答案：A

29、一個計算機系統(tǒng)采用32位單字長指令,地址碼為12位,若定義了250條二地址指令,則還可以有( )條單地址指令。

A、8K

B、24K

C、4K

D、16K

答案：B

解析：250條二地址指令，即2的8次方，256，還有6個用于擴展一地址指令

6*2^12=24K

30、在多道程序設(shè)計中,最重要的尋址方式是( )。

A、按內(nèi)容尋址

B、相對尋址

C、間接尋址

D、立即尋址

答案：B

31、程序控制類指令的功能是()。

A、進行主存和CPU之間的數(shù)據(jù)傳送

B、進行算術(shù)運算和邏輯運算

C、進行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送

D、改變程序執(zhí)行的順序

答案：D

PPT中題目：

●例7.1 假設(shè)指令字長為16位，操作數(shù)的地址碼為6位，指令有零地址、一地址、二地址三種格式。

(1)設(shè)操作碼固定，若零地址指令有?P種，一地址指令有Q種，則二地址指令最多有幾種?

(2)采用擴展操作碼技術(shù)，若二地址指令有X種，零地址指令有Y種，則一地址指令最多有多少種?

答:(1)操作碼=16-6*2=4位

指令總數(shù)=2^4=16

二地址指令最多: 16-P-Q

(2)設(shè)一地址指令最多M種?

Y=((2^4-X)* 2^6-M) *2^6

M= (2^4-X)* 2^6-Y* 2^-6

●例7.2 設(shè)相對尋址的轉(zhuǎn)移指令占3個字節(jié)，第一個字節(jié)為操作碼，第二、三字節(jié)為相對位移量(補碼表示)，并且數(shù)據(jù)在存儲器中采用以低字節(jié)地址為字地址的存放方式。每當CPU從存儲器取出一個字節(jié)時，即自動完成(PC)+1->PC

(1)若PC當前值為240，要求轉(zhuǎn)移到290，則轉(zhuǎn)移指令的二三字節(jié)??

的機器代碼是什么?

(2)若PC當前值為240，要求轉(zhuǎn)移到200，則轉(zhuǎn)移指令的二三字節(jié)的機器代碼是什么?

答:(1)執(zhí)行轉(zhuǎn)移指令時PC=240+3=243

相對位移量=290-243=47D=2FH二字節(jié):2FH 三字節(jié):00H

(2)執(zhí)行轉(zhuǎn)移指令時PC=240+3=243

相對位移量=200-243=-43D=D5H

二字節(jié):D5H 三字節(jié):FFH

---

第八章

1、在取址操作后,程序計數(shù)器中存放的是( )。

A程序中指令的數(shù)量

B當前指令的地址

C下一條指令的地址

D已執(zhí)行的指令數(shù)量

2.指令譯碼是指對( )進行譯碼。

A指令的操作碼字段

B整條指令

C指令的地址

D指令的地址碼字段

3.下列關(guān)于外部I/O中斷的敘述中,正確的是( )。

A中斷控制器按所接收中斷請求的先后次序進行中斷優(yōu)先級排隊

B中斷請求時,CPU立即暫停當前指令執(zhí)行,轉(zhuǎn)去執(zhí)行中斷服務(wù)程序

C CPU只有處于中斷允許狀態(tài)時,才能響應(yīng)外部設(shè)備的中斷請求

D CPU響應(yīng)中斷時,通過執(zhí)行中斷隱指令完成通用寄存器的保護

D中終端隱指令能做的關(guān)中斷、保存斷點和中斷服務(wù)程序?qū)ぶ?#xff0c;后面的保存現(xiàn)場和屏蔽字、開中斷、執(zhí)行中斷服務(wù)程序、關(guān)中斷、恢復(fù)現(xiàn)場和屏蔽字、開中斷、中斷返回應(yīng)該是由中斷服務(wù)程序執(zhí)行的。

B中再中斷也得把當前指令執(zhí)行結(jié)束才行。

4狀態(tài)寄存器用來存放( )。

A運算類型

B算術(shù)、邏輯運算及測試指令的結(jié)果狀態(tài)

C邏輯運算結(jié)果

D算術(shù)運算結(jié)果

5取指令操作( )。 ,

A受到下一條指令的操作碼控制

B是控制器固有的功能,不需要在操作碼控制下進行

C受到上一條指令的操作碼控制

D受到當前指令的操作碼控制

6.單選題?(3分)

某計算機有4級中斷,優(yōu)先級,從高到低1->2->3->4,若將優(yōu)先級順序修改,改后1級中斷的屏蔽字為1101,2級中斷的屏蔽字為0100,3級中斷的屏蔽字為1111,4級中斷的屏蔽字為0101,則修改后的優(yōu)先處理順序從高到低為( )。

A 1->3->4->2 B 3->1->4->2 C 1->2->3->4 D 2->1->3->4

7.單選題?(3分)

在中斷周期中,由( )將允許中斷觸發(fā)器置0。

A關(guān)中斷指令

B中斷服務(wù)程序

C開中斷指令

D中斷隱指令

8.由于CPU內(nèi)部操作的速度較快,而CPU訪問一次存儲器的時間較長,因此,機器周期通常由( )來確定。

A中斷周期 B存取周期

C間址周期 D指令周期

9.在組合邏輯控制器中,微操作控制信號的形成,主要與( )信號有關(guān)。

A 指令譯碼信號和時鐘

B 狀態(tài)信息和條件

C 操作碼和條件嗎

D 指令操作碼和地址碼

10.單選題?(3分)

CPU響應(yīng)中斷時,最先完成的步驟是( )。

A轉(zhuǎn)入中斷服務(wù)程序f在CPU的寄存器中

B開中斷

C 關(guān)中斷

D保存斷點?

11.在CPU中,跟蹤后繼指令地址的寄存器是( )。

A指令寄存器 B 程序計數(shù)器

C地址寄存器 D狀態(tài)寄存器

12.單選題?(3分)

在中斷響應(yīng)周期中,CPU主要完成的工作是( )。

A開中斷,保護斷點,發(fā)中斷響應(yīng)信號并形成向量地址

B開中斷,執(zhí)行中斷服務(wù)程序

C關(guān)中斷,保護斷點,發(fā)中斷響應(yīng)信號并形成向量地址

D關(guān)中斷,執(zhí)行中斷服務(wù)程序

正確答案：?C

13.微指令格式分為水平型和垂直型,水平型微指令的位數(shù)的多少及用它編寫的微程序的長短( )。

A 較多,較短

B較少, 較長

C較多,較長

D較少,較短?

14.在CPU的寄存器中,( )對用戶是透明的。

A 指令寄存器 B狀態(tài)寄存器

C通用寄存器 D程序計數(shù)器

15關(guān)于流水線技術(shù)的說法中,錯誤的是( )。

A與超標量技術(shù)和超流水線技術(shù)相比,超長指令字技術(shù)對優(yōu)化編譯器要求更高而無其他硬件要求

B超標量技術(shù)需要配置多個功能部件和指令譯碼電路等

C流水線按序流動時,RAW、WAR和WAW中,只可能出現(xiàn)RAW相關(guān)

D超流水線技術(shù),相當于將流水線分段,從而提高每個周期內(nèi)功能部件的使用次數(shù)

16.填空題?(5分)

某計算機有五級中斷L4~L0,中斷屏蔽字為M4M3M2M1M0 ,Mi=1表示對Li級中斷進行屏蔽,若中斷響應(yīng)優(yōu)先級從高到低順序是L4L0L2L1L3,則L1的中斷處理程序中設(shè)置的中斷屏蔽字用二進制編碼表示為?01010?.

• 填空1?:?01010

17.單選題?(3分)

馮諾依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中,CPU區(qū)分它們的依據(jù)是( )。

A指令和數(shù)據(jù)所在的存儲單元

B指令和數(shù)據(jù)的尋址方式

C指令操作碼的譯碼結(jié)果

D 指令周期的不同階段

18.某計算機采用微程序控制器,共有32條指令,公共的取指令微程序包含2條微指令,各指令對應(yīng)的微程序平均由4條微指令組成,采用斷定法,即下地址字段法,確定下條微指令地址,則微指令中下地址字段的位數(shù)至少是( )。

A.8 ????????B.6 ????????C.5 ????????D.9

?（32*4）+2＝130 2∧7＝128,2∧8＝256 ?128＜130＜256

19.單選題?(3分)

控制器的全部功能是( )。

A從主存中取出指令并完成指令操作碼譯碼

B產(chǎn)生時序信號

C都不對

D從主存中取出指令、分析指令并產(chǎn)生有關(guān)的操作控制信號

20.微程序控制器的速度比硬布線控制器慢,主要是因為( )。

A增加了從磁盤存儲器讀取微程序的時間

B增加了從主存讀取微指令的時間

C增加了從指令寄存器讀取指令的時間

D 增加了從控制寄存系讀取指令的時間

21.下列關(guān)于超標量流水線的描述中,不正確的是( )。

A 超標量流水線是指運算操作并行

B一條指令分為多段,由不同電路單元完成

C在一個時鐘周期內(nèi),一條流水線可執(zhí)行一條以上的指令

D超標量通過內(nèi)置多條流水線同時執(zhí)行多個處理器,其實質(zhì)是以空間換取時間

22.微程序控制存儲器屬于( )的一部分。

A主存 B CPU

C外存 D緩存

23.間址周期結(jié)束時, CPU內(nèi)寄存器MDR中的內(nèi)容為( )。

A 操作數(shù)地址 B無法法確定

C指令 D操作數(shù)

24.某計算機的控制器采用微程序控制方式,微指令中的操作控制字段采用字段直接編碼法,共有33個微命令,構(gòu)成5個互斥類,分別包含7、3、12、5和6個微命令,則操作控制字段至少有?15?位。

7個互斥的微命令采用直接編碼法至少需要log27+1位，即3位。?

? ? ? ?3個互斥的微命令采用直接編碼法至少需要log23+1位，即2位。?

? ? ?12個互斥的微命令采用直接編碼法至少需要log212+1位，即4位。?

? ? ? ?5個互斥的微命令采用直接編碼法至少需要log25+1位，即3位。?

? ? ? ?6個互斥的微命令采用直接編碼法至少需要log26+1位，即3位。?

? 至少需要3+2+4+3+3=15位。答案為C

25.CPU中通用寄存器的位數(shù)取決于( )。

A指令的長度 ????????B ?機器字長????????C都不對 ????????D存儲器的容量

26.CPU響應(yīng)中斷的時間是( )。

A指令周期結(jié)束????????BIO設(shè)備提出中斷

C取指周期結(jié)束????????D 一條指令執(zhí)行結(jié)束

27.指令( )從主存中讀出。

A根據(jù)地址寄存器

B有時根據(jù)程序計數(shù)器,有時根據(jù)轉(zhuǎn)移指令

C有時根據(jù)程序計數(shù)器,有時根據(jù)地址寄存器

D?總是根據(jù)程序計數(shù)器?

28.指令周期是指( )。

A CPU從主存取出一條指令,加上執(zhí)行這條指令的時間

B CPU執(zhí)行一條指令的時間

C時鐘周期時間

D CPU從主存取出一條指令的時間

29.單選題?

下列說法中,合理的是( )。

A執(zhí)行各條指令的機器周期數(shù)相同,各機器周期的長度可變

B執(zhí)行各條指令的機器周期數(shù)相同,各機器周期的長度均勻

C執(zhí)行各條指令的機器周期數(shù)可變,各機器周期的長度均勻

D 執(zhí)行各條指令的機器周期數(shù)可變,各機器周期的長度可變

30指令周期由一個到幾個機器周期組成,第一個機器周期是( )。

A從主存中取出指令操作碼

B 從主存中取出指令字

C從主存中取出指令地址碼

D從主存取出指令的地址

正確答案：?B

31.以下敘述中錯誤的是( )。

A取指操作是控制器固有的功能不需要在操作碼控制下完成

B在指令長度相同的情況下,所有指令的取指操作是相同的

C 所有指令的取指操作是相同的

D中斷周期是在指令執(zhí)行完成后出現(xiàn)的

正確答案：?C

32.某計算機的主存空間為4 GB,字長為32位,按字節(jié)編址,采用32位字長指令字格式,若指令按字邊界對齊存放,則程序計數(shù)器PC和指令寄存器IR的位數(shù)至少分別是( )。

A 32、32 B ?30、32

C 30、30 ?? D32、30

分析：指令字長32位，毫無疑問，直接推導(dǎo)IR是32位。而4GB=232B 主存空間，按B編址，則需要32位地址線。也即MAR需要32位。但是PC就不是！因為這里有一個條件，指令按照字邊界對齊！ ?也即是說PC只用能夠標識出不同的指令即可。于是計算指令有多少條：4GB/32bit=230 條。 所以，PC只需要有30位即可。

33.在微程序控制器中,控制部件向執(zhí)行部件發(fā)出的某個控制信號稱為?微命令?。

正確答案：填空1?:?微命令

34.單選題?(3分)

CPU中保存當前正在執(zhí)行指令的寄存器是( )。

A地址寄存器

B數(shù)據(jù)寄存器

C指令寄存器

D指令譯碼器

35.在微程序控制器中,機器指令與微指令的關(guān)系是( )。

A若干機器指令組成的程序,可由一個微程序來執(zhí)行

B 每條機器指令由若干微指令組成的微程序來解釋執(zhí)行

C每條機器指令由一條微指令來執(zhí)行

D每條機器指令由若干微程序執(zhí)行

36.設(shè)置中斷屏蔽標志可以改變( )。

A CPU對多個中斷請求響應(yīng)的優(yōu)先次序

B多個中斷源的中斷請求優(yōu)先級

C多個中斷服務(wù)程序開始執(zhí)行的順序

D多個中斷服務(wù)程序執(zhí)行完的次序

37.下列關(guān)于流水CPU基本概念的描述中,正確的是( )。

A流水CPU是以空間并行性為原理構(gòu)造的處理器

B流水CPU 一定是RISC機器

C 流水CPU是一種非常經(jīng)濟實用的時間并行技術(shù)

D流水CPU 一定是多媒體CPU

38、以下敘述中,錯誤的是( )。

A指令周期的第一個操作是取指令

B 為了進行取指操作,控制器需要得到相應(yīng)的指令

C取指操作是控制器自動進行的

D指令執(zhí)行時有些操作是相同或相似的

39.以下關(guān)于間址周期的描述中,正確的是( )

A凡是存儲器間接尋址的指令,他們的操作都是相同的

B都不對

C 對于存儲器間接尋址和寄存器間接尋址,他們的操作是不同的

D所有指令的間址操作都是相同的

40.下列關(guān)于多重中斷系統(tǒng)的敘述中,錯誤的是( )。

A 中斷處理期間CPU處于關(guān)中斷狀態(tài)

B中斷請求的產(chǎn)生與當前指令的執(zhí)行無關(guān)

C CPU通過采樣中斷請求信號檢測中斷請求

D在一條指令執(zhí)行結(jié)束時響應(yīng)中斷

41.程序計數(shù)器PC屬于( )。

A 控制器

B存儲器

CALU

D運算器

42、水平型微指令與垂直型微指令相比,( )。

A前者一次只能只完成一個基本操作

B兩者都能一次完成多個基本操作

C兩兩者都是一次只能完成一個基本操作

D后者一次只能完成一個基本操作

水平型微指令一次能定義并執(zhí)行多個微操作，而垂直型微指令一次只能完成一個微操作。