在生成式AI爆發(fā)初期，標準以太網(wǎng)曾因性能瓶頸在數(shù)據(jù)中心市場被英偉達InfiniBand大幅搶占份額。然而，憑借成本優(yōu)勢、InfiniBand固有缺陷（如架構復雜性與生態(tài)封閉性），以及以太網(wǎng)在功能擴展與定制化上的靈活性，以太網(wǎng)正逐步奪回失地。亞馬遜、谷歌等企業(yè)通過內(nèi)部優(yōu)化以太網(wǎng)實現(xiàn)，大幅縮小了與InfiniBand的性能差距，甲骨文與Meta等公司也在以太網(wǎng)基礎上投入大量研發(fā)，技術水平已與英偉達接近。甚至英偉達自身也意識到以太網(wǎng)的主導地位，其Blackwell一代產(chǎn)品中，Spectrum-X以太網(wǎng)的出貨量已遠超Quantum InfiniBand。

在此背景下，超級以太網(wǎng)聯(lián)盟（Ultra Ethernet Consortium, UEC）發(fā)布1.0規(guī)范成為行業(yè)轉(zhuǎn)折點。Ultra Ethernet Consortium（超以太網(wǎng)聯(lián)盟）于2025年6月發(fā)布1.0版本技術規(guī)范，其核心目標是為超大規(guī)模AI和HPC數(shù)據(jù)中心提供低延遲、高帶寬、可擴展的互聯(lián)架構。與傳統(tǒng)以太網(wǎng)相比，Ultra Ethernet 1.0引入了三項關鍵技術：  

1. 多路徑傳輸與動態(tài)路由

• • 通過多路徑負載均衡（Multi-Path Load Balancing），數(shù)據(jù)流可智能拆分并動態(tài)分配至最優(yōu)路徑，避免網(wǎng)絡瓶頸。  

  • 選擇性重傳機制（Selective Retransmission）僅重傳丟失的數(shù)據(jù)包，而非整個數(shù)據(jù)流，顯著降低冗余流量。

2. 路徑感知擁塞控制（Path-Aware Congestion Control）  

• • 實時監(jiān)控網(wǎng)絡路徑狀態(tài)，動態(tài)調(diào)整傳輸速率，避免擁塞。相比傳統(tǒng)RoCEv2協(xié)議，Ultra Ethernet 1.0的擁塞控制算法可提升25%的RDMA性能。

3. RDMA優(yōu)化與低延遲設計

• • 遠程直接內(nèi)存訪問（RDMA）技術被進一步優(yōu)化，AMD Pensando Pollara網(wǎng)卡的RDMA性能較NVIDIA CX7高10%，較Broadcom Thor2高20%。

與傳統(tǒng)以太網(wǎng)的對比：從“被動傳輸”到“主動智能”。傳統(tǒng)以太網(wǎng)（如RoCEv2）在超大規(guī)模AI集群中面臨三大痛點：  

• 尾部延遲（Tail Latency）：單點故障或擁塞可能導致局部延遲激增。  

• 協(xié)議僵化：缺乏對動態(tài)負載的適應性，難以滿足AI訓練的突發(fā)性數(shù)據(jù)需求。  

• 擴展性瓶頸：百萬級GPU互聯(lián)場景下，傳統(tǒng)協(xié)議無法有效管理復雜拓撲。

而Ultra Ethernet 1.0通過可編程協(xié)議棧（P4架構）和硬件級智能調(diào)度，解決了上述問題。例如，Pensando Pollara網(wǎng)卡內(nèi)置的自研專用處理器（ASIC）可實時解析數(shù)據(jù)流特征，動態(tài)調(diào)整傳輸策略，從而將AI工作負載效率提升最高6倍。  

該規(guī)范旨在為大規(guī)模AI與高性能計算（HPC）數(shù)據(jù)中心制定標準化網(wǎng)絡傳輸與流控協(xié)議，通過硬件加速、智能擁塞控制等技術，解決傳統(tǒng)以太網(wǎng)在超大規(guī)模集群中的性能短板。AMD推出的Pensando Pollara 400Gbps網(wǎng)卡作為業(yè)界首款符合UEC標準的網(wǎng)絡接口卡，標志著以太網(wǎng)在AI網(wǎng)絡領域的技術突破。

一、UEC技術框架：從理論到實踐的標準化革新

1.1 UEC的核心設計目標與架構基礎

UEC架構基于Linux聯(lián)合開發(fā)基金會（JDF），作為標準開發(fā)組織（SDO），其核心目標是為以太網(wǎng)NIC與交換機提供傳輸層和流控層優(yōu)化，以適配數(shù)萬節(jié)點規(guī)模的AI/HPC集群。其技術框架具有以下特點：

• 傳輸層優(yōu)化：確保數(shù)據(jù)從源到目的地的可靠傳輸，支持現(xiàn)代AI工作負載所需的RDMA、原子操作等高級指令

• 流控層創(chuàng)新：通過高效負載均衡、選擇性重傳和路徑感知擁塞控制（UEC-CC），實現(xiàn)微秒級延遲控制

• 硬件加速：基于Open Fabric Interfaces（LibFabric）開源API，將軟件協(xié)議棧卸載至NIC硬件執(zhí)行

LibFabric作為UEC的關鍵技術基石，標準化了NIC的使用方式，通過命令隊列機制（發(fā)送、接收、RDMA等）實現(xiàn)與CPU/GPU的高效交互。UEC將LibFabric從軟件層下沉至NIC硬件加速，使數(shù)據(jù)處理延遲降低50%以上。

1.2 Packet Layer設計：智能路由與流量分發(fā)機制

UEC規(guī)范的包層設計借鑒了模塊化交換機的實踐經(jīng)驗，核心包括：

• 多路徑流量噴涂（Traffic Spraying）：通過"熵值（Entropy）"哈希算法，將數(shù)據(jù)流分散到多個物理路徑（如8條100Gbps通道），實現(xiàn)400Gbps全帶寬利用。以雙軌（Dual Rail）架構為例，單個NIC可通過8個100Gbps接口連接8臺512端口交換機，形成512×8的并行傳輸網(wǎng)絡

• 動態(tài)路徑調(diào)整：實時監(jiān)測各路徑負載，自動將流量從擁塞路徑重路由至空閑路徑，避免網(wǎng)絡瓶頸

• 輕量級Packet header設計：標準Packet header為44字節(jié)，優(yōu)化后短包僅20字節(jié)，在100Gbps速率下傳輸延遲僅1.6ns

這種設計使UEC在保持以太網(wǎng)兼容性的同時，實現(xiàn)了接近InfiniBand的低延遲性能，且無需修改上層應用代碼，僅通過NIC硬件自動處理多路徑分發(fā)。

1.3 擁塞控制UEC-CC：超越傳統(tǒng)RoCE的革命性機制

UEC-CC作為UEC的核心創(chuàng)新，采用時間基準的雙向擁塞監(jiān)測，具有以下技術突破：

• 亞500ns精度時延測量：發(fā)送端與接收端獨立測量往返時延，準確定位擁塞節(jié)點

• 顯式擁塞通知（ECN）增強：要求交換機按流量類別標記ECN，接收端通過Credit CP命令動態(tài)調(diào)整發(fā)送端速率，響應時間控制在微秒級

• 智能流控策略：棄用傳統(tǒng)RoCE/DCQCN/PFC等低效機制，采用基于信用的流控（Credit-Based Flow Control），避免鏈路阻塞

• 丟包快速恢復：通過序列號檢測丟包，發(fā)送特定請求包觸發(fā)重傳，適用于數(shù)據(jù)中心極低丟包率場景（<10^-12）

測試數(shù)據(jù)顯示，UEC-CC相比傳統(tǒng)RoCEv2可提升25%的RDMA性能，在10萬節(jié)點規(guī)模集群中，時延抖動控制在5%以內(nèi)。

1.4 安全子層與可擴展架構

UEC的傳輸安全子層集成后量子加密算法，支持按域（Domain）加密通信，單個Job可包含數(shù)萬個端點，