Output Parallel-to-Serial Logic Resources (OSERDESE2)

OSERDESE2 在Xilinx 7 系列器件是一款專用的并行至串行轉(zhuǎn)換器，具有特定的時鐘和邏輯資源，旨在促進(jìn)高速源同步接口的實(shí)現(xiàn)。每個OSERDESE2模塊都包括一個專用的數(shù)據(jù)串行器和 3 狀態(tài)控制。數(shù)據(jù)和 3 態(tài)串行器都可以在 SDR 和 DDR 模式下進(jìn)行配置。數(shù)據(jù)序列化最高可達(dá) 8：1（如果使用 10：1 和 14：1，則為 14：1 OSERDESE2寬度擴(kuò)展）。3 態(tài)序列化最高可達(dá) 14：1。有一個專用的 DDR3 模式來支持高速內(nèi)存應(yīng)用。

Data Parallel-to-Serial Converter

一個OSERDESE2塊中的數(shù)據(jù)并行到串行轉(zhuǎn)換器從結(jié)構(gòu)接收 2 到 8 位并行數(shù)據(jù)（如果使用 OSERDESE2 Width Expansion，則為 14 位），序列化數(shù)據(jù)，并通過 OQ 輸出將其呈現(xiàn)給 IOB。并行數(shù)據(jù)從最低階數(shù)據(jù)輸入引腳串行化到最高階（即，D1輸入引腳上的數(shù)據(jù)是在OQ引腳上傳輸?shù)牡谝粋€位）。數(shù)據(jù)并行到串行轉(zhuǎn)換器提供兩種模式：單數(shù)據(jù)速率 （SDR） 和雙數(shù)據(jù)速率 （DDR）。
OSERDESE2使用兩個時鐘 CLK 和 CLKDIV 進(jìn)行數(shù)據(jù)速率轉(zhuǎn)換。CLK是高速串行時鐘，CLKDIV是分頻并