Verilog語法+:和-:主要用于位選擇，可以讓代碼更簡潔。

一、位選擇基礎(chǔ)

在Verilog中，位選擇可以通過直接索引來實現(xiàn)，例如：

reg [7:0] data;

wire?select_a;

wire [2:0] select_b;

?

assign select_a = data[3];

assign?select_b = data[2:0];

二、+: 和 -: 語法的基本概念

在 Verilog 語法中，“+:”和“-:”主要用于進行位選擇操作，它們允許我們基于一個基址動態(tài)地選擇一段連續(xù)的位。

其語法形式為：?

reg(base_expr+:width_expr)??

或 reg(base_expr-:width_expr)?。

其中base_expr? 表示基址，?width_expr? 表示位寬。

注意：基址base_expr? 可以是變量，但位寬 ?width_expr? 必須是常量。

1、+: 操作符

用于從基址開始，向上（即向更高位）選擇指定寬度的位。

reg [7:0] data;
wire [3:0] select;
assign select = data[4+:4];

//等效于assign select = data[7:4];

2、-: 操作符

用于從基址開始，向下（即向更低位）選擇指定寬度的位。

reg [7:0] data;
wire [3:0] select;
assign select = data[7-:4];

//等效于assign select = data[7:4];

三、大端序和小端序下的差異

1、大端序（高位在前）

在大端序模式下，位向量的高位在左邊，低位在右邊，這是我們常用的方式。

例如， reg[15:0] big_value。

big_value[0+:8] 等價于 ?big_value[7:0] 。

2、小端序（低位在前）

與大端序相反，小端序模式下低位在左邊，高位在右邊。

例如? reg [0:31] little_value

little_value[0+:8] 等價于 ?little_value[0:7]
little_value[7-:8]? 等價于 ?little_value[0:7])

?

如果需要更多學(xué)習(xí)資料和源碼，想要學(xué)習(xí)FPGA實戰(zhàn)入門進階，請閱讀下面這篇文章：
?

FPGA入門真的難嗎？少走彎路，少踩坑。