最近胡亂翻翻一些大佬的博客文章，忽然看到了關(guān)于clock skew 的一篇文章，文章的鏈接貼在這里，供大家查閱。《Clock skew (qq.com)》。那么，這篇文章與今天的主題，由什么關(guān)系呢？

是因為，從中看到了關(guān)于時序違例的解讀。UP主對保持時間和建立時間的解讀，是從另一個角度，猜測作者應(yīng)該是來自于IC設(shè)計方向。

看完這篇文章，聯(lián)想到了自己在工作過程中，確實遇到尷尬場面：當(dāng)時質(zhì)疑設(shè)計同事，對后仿真中的時序違例問題的看法，持有不同的意見。今天，恰逢周五晚上，無聊寫寫，加強(qiáng)記憶，總歸是有益的。

一 原文摘錄

時鐘偏差（有時稱為時序偏差）是同步數(shù)字電路系統(tǒng)（如計算機(jī)系統(tǒng)）中的一種現(xiàn)象，其中由于門電路或更先進(jìn)的半導(dǎo)體技術(shù)中導(dǎo)線信號傳播延遲，源自同一源的時鐘信號會在不同時間到達(dá)不同組件。任何兩個時鐘讀數(shù)之間的瞬時差異被稱為它們的偏差。

在使用邊沿觸發(fā)寄存器的電路中，當(dāng)時鐘邊沿或時鐘脈沖到達(dá)寄存器時，寄存器將寄存器輸入轉(zhuǎn)移