作為一名芯片設(shè)計DFT工程師專家，在做scan insertion（掃描插入）時使用EDT（Embedded Deterministic Test，嵌入式確定性測試）的參數(shù)配置策略，需要綜合考慮多個方面的因素，以確保測試的高效性、準(zhǔn)確性和成本效益。以下是對該策略的分析：

一、明確EDT與Scan Insertion的關(guān)系

EDT是一種在芯片設(shè)計階段就嵌入測試邏輯的技術(shù)，旨在提高芯片的可測試性，降低測試成本，并提升測試覆蓋率。而Scan Insertion則是將普通寄存器替換為掃描寄存器，并連接成掃描鏈，以便在測試階段對芯片進(jìn)行掃描測試。EDT可以與Scan Insertion相結(jié)合，通過嵌入的測試邏輯來控制和監(jiān)視掃描鏈的測試過程。

二、EDT參數(shù)配置策略

?

?

掃描鏈數(shù)量與長度

?

策略：根據(jù)芯片的規(guī)模和復(fù)雜度，合理配置掃描鏈的數(shù)量和長度。過多的掃描鏈可能會增加測試控制的復(fù)雜度，而過少的掃描鏈則可能導(dǎo)致測試時間過長。

考慮因素：芯片的邏輯密度、時鐘頻率、測試覆蓋率要求等。

?

?

?

掃描單元類型

?

策略：選擇適合芯片特性的掃描單元類型，如DFF（數(shù)據(jù)觸發(fā)器）或latch（鎖存器）等。不同類型的掃描單元在測試性能和資源消耗方面可能有所不同。

考慮因素：芯片的設(shè)計規(guī)范、測試需求、功耗要求等。

?

?

?

掃描鏈配置模式

?

策略：根據(jù)測試需求，配置不同的掃描鏈模式，如單模式或多模式掃描鏈。多模式掃描鏈可以在不同的測試階段使用不同的掃描鏈配置，以提高測試效率和覆蓋率。

考慮因素：測試復(fù)雜度、測試時間、測試成本等。

?

?

?

掃描輸入/輸出端口

?

策略：合理配置掃描輸入/輸出端口，以確保測試數(shù)據(jù)的正確傳輸和接收?？梢钥紤]使用多路復(fù)用器或開關(guān)來共享掃描端口，以降低芯片面積和成本。

考慮因素：芯片的封裝限制、測試設(shè)備的接口要求等。

?

?

?

測試向量生成與優(yōu)化

?

策略：利用ATPG（自動測試向量生成）工具生成高效的測試向量，并根據(jù)測試結(jié)果進(jìn)行優(yōu)化?？梢钥紤]使用壓縮技術(shù)來減少測試數(shù)據(jù)的存儲和傳輸需求。

考慮因素：測試覆蓋率、測試時間、測試成本、測試數(shù)據(jù)的壓縮效率等。

?

?

?

故障模型與測試策略

?

策略：根據(jù)芯片的故障模型和測試需求，選擇合適的測試策略。例如，針對固定故障和橋接故障，可以采用不同的測試方法和算法。

考慮因素：芯片的制造工藝、可靠性要求、測試設(shè)備的能力等。

?

?

?

三、參數(shù)配置的綜合考慮

在做scan insertion時使用EDT的參數(shù)配置時，需要綜合考慮以上多個方面的因素，并進(jìn)行權(quán)衡和優(yōu)化。以下是一些建議：

?

平衡測試性能與成本：在確保測試覆蓋率和準(zhǔn)確性的前提下，盡量降低測試成本和復(fù)雜度?？梢酝ㄟ^優(yōu)化掃描鏈配置、使用壓縮技術(shù)、共享掃描端口等方式來實(shí)現(xiàn)。

考慮芯片特性與需求：根據(jù)芯片的特性、應(yīng)用場景和測試需求來配置EDT參數(shù)。例如，對于高性能芯片，可能需要更短的掃描鏈和更高的測試頻率；而對于低功耗芯片，則需要考慮EDT邏輯對功耗的影響。

利用仿真與驗(yàn)證工具：在配置EDT參數(shù)后，利用仿真和驗(yàn)證工具對測試方案進(jìn)行評估和優(yōu)化?？梢阅M測試過程，分析測試結(jié)果，并根據(jù)反饋調(diào)整參數(shù)配置。

?

綜上所述，做scan insertion時使用EDT的參數(shù)配置策略需要綜合考慮多個方面的因素，并根據(jù)實(shí)際情況進(jìn)行權(quán)衡和優(yōu)化。通過合理的參數(shù)配置和測試策略，可以提高測試效率、降低成本并提升芯片的可靠性和質(zhì)量。