1. GTX介紹

Xilinx FPGA的GT意思是Gigabyte Transceiver。通常稱呼為Serdes、高速收發(fā)器。GT在xilinx不同系列有著不同的產(chǎn)品，從7系列到UltraScale系列分別有GTP、GTX、GTZ、GTH、GTY和GTM。不同GT整體結構上類似，為了支持越來越高的line rate，在細節(jié)上有著不同的差異

本文參考@小飛俠學FPGA

2. 使用高速收發(fā)器的原因

1. 主要是還是速率的問題，特別是在現(xiàn)在對于速率要求越來越高的情況下。在高速串行口之前，當數(shù)據(jù)速率開始超過1gb /s時，并行I/O方案就會達到物理限制（原因在于并行I/O總線中，接口對齊（延時）問題阻礙了與外部設備的有效通信），并且不再能夠提供可靠、經(jīng)濟的方式來保持信號同步
2. 之前的解決方案

   1. 兩個ic上都應用一個公共時鐘，用于數(shù)據(jù)傳輸和接收，各種延誤在速率低的情況下還可以忽略，因為延誤相對于有效信號來說非常小。但隨著速率的提高，延誤的影響越來越大，甚至導致系統(tǒng)上的錯誤。
      

   2. 隨之而來的解決方法是，不依靠系統(tǒng)時鐘，發(fā)送方在發(fā)生數(shù)據(jù)的時候，也發(fā)送一個同步的時鐘。這樣可以消除部分延遲，同時由于兩根線是從同一個地方發(fā)出，傳輸距離等也很容易做的一致，所以有些延遲也可以抵消
      不過，源同步設計導致時鐘域數(shù)量的顯著增加。這引入了時序約束和分析的復雜性，如現(xiàn)場可編程設備具有有限時鐘緩沖的門陣列(FPGA)，以及必須定制設計每個時鐘樹的專用集成電路(ASIC)。這個問題在大型并行總線上更加嚴重，因為電路板設計的限制常常迫使每個數(shù)據(jù)總線使用多個轉發(fā)時鐘。因此，32位總線可能需要4個，甚至8個轉發(fā)時鐘。
      

   3. 還有一種自同步的模式。它一數(shù)據(jù)線帶著時鐘奔向你，相對自同步來說，它不需要那么多的時鐘線了，隨之而來的時鐘復制也不需要。但比特率變動時需要額外的手段來糾正。如果數(shù)據(jù)包含相當多的連續(xù)零或連續(xù)一，那么可能出現(xiàn)失同步的情況。此外，在傳輸中，噪聲或者干擾可能會導致誤碼。
      

3. 本文目的

因為GTX的協(xié)議會非常復雜，這篇文章的目的是快速掌握如何使用IP核

4. 簡單理解

1. 理解為一個高速并串轉換器(串行速率可達幾十G)，把你給它的并行數(shù)據(jù)，轉換為串行輸出，或者給它串行數(shù)據(jù)，它會給你轉換為并行數(shù)據(jù)。它可以單獨作為發(fā)送裝置或接收裝置，也可以一起運行。

   這里有一點像RGMII，在FPGA側是單邊沿傳輸，先把從PHY芯片接收到的雙邊沿的RGMII信號轉為單邊沿的GMII信號，也就是說FPGA要對以太網(wǎng)的數(shù)據(jù)進行處理的話先把來自PHY芯片的雙邊沿信號轉化為單邊沿的信號。

2. 可以自定義協(xié)議來實現(xiàn)通信
3. 它也經(jīng)常用來配合其他IP核，實現(xiàn)協(xié)議通信。比如常用于兩塊板子之間通信的Auraro協(xié)議，可以配合Xilinx 提供的 Aurora IP 核來實現(xiàn)。GTx主要負責物理層（Physical Layer）數(shù)據(jù)的發(fā)送和接收，包括一系列的物理層任務，如信號的串行化和解串行化、編碼和解碼、時鐘恢復等。 Aurora IP 核則負責幀生成和檢查、錯誤處理、信道初始化、鏈路狀態(tài)管理等功能。它還支持以下的協(xié)議：
   

5. 使用方法

配置IP核->生成相應的例程->更改部分程序滿足自己的需求~