前言

• 當(dāng)前使用 Xilinx 的 FPGA，所以需要熟悉 Xilinx FPGA 的 開發(fā)利器 Vivado 的工程管理方法

• 這里初步列舉一些實(shí)際 Xilinx FPGA 開發(fā)基于 Vivado 的項(xiàng)目使用到的工程的管理技巧

代碼管理

• 做過嵌入式軟件或者其他軟件開發(fā)的工程技術(shù)人員，都會(huì)想到使用代碼管理工具，如 SVN 、Git 等對(duì)代碼進(jìn)行管理

• FPGA 的代碼文件，如 verilog 或 VHDL 硬件描述語言編寫的代碼文件，依舊可以使用 代碼管理軟件 如 Git 進(jìn)行管理，這樣可以詳細(xì)了解代碼的歷史更改記錄，利于代碼的梳理、問題定位，如果一上來給你一堆代碼文件，可能需要耗費(fèi)較多的時(shí)間去梳理代碼與流程。

• Git 一般用于代碼的修改記錄，默認(rèn) Vivado FPGA 工程生成的產(chǎn)物體積比較大，設(shè)置更改一行代碼，綜合后發(fā)現(xiàn)，改動(dòng)也就是很大，所以需要確認(rèn)到底需要保存哪些有用的文件，哪些文件可以忽略掉

熟悉工程

• 這里 使用 Vivado 創(chuàng)建一個(gè) Xilinx FPGA 簡單的 LED 閃爍的工程，綜合并生成二進(jìn)制流文件，看一下工程的結(jié)構(gòu)