各位同學大家好，歡迎繼續(xù)做客電子工程學習圈，今天我們繼續(xù)來講這本書，硬件系統(tǒng)工程師寶典。上篇我們說到PCB常用的多層板疊層結(jié)構(gòu)，綜合成本、性能、需求考慮選擇不同的疊層結(jié)構(gòu)。今天我們來看看為提高EMC性能，在PCB設計上能有哪些處理。

濾波在EMI處理中的應用

做過EMC設計的都知道，濾波是必不可少的最常用的手段，常見的措施有加去耦電容、三端電容、磁珠、電源濾波、接口濾波，電容類去耦濾波要靠近濾波區(qū)域放置。在濾波設計時，基本都是衰減高頻噪聲，在高頻時，元器件會有不同的高頻特性，如下圖所示：

編輯

電阻、電容、電感、導線的高低頻特性

在濾波電路的EMC設計中，低通濾波器用來衰減高頻噪聲，濾波電路的典型結(jié)構(gòu)如下圖所示：

編輯

低通濾波電路的結(jié)構(gòu)形式

圖a為電感濾波器，適用于高頻時源阻抗和負載阻抗較小的場合。

圖b為電容濾波器，適用于高頻時源阻抗和負載阻抗較大的場合。

圖c和圖d所示為L形濾波器，圖c適用于高頻時源阻抗小、負載阻抗較大的場合，圖d適用于高頻時源阻抗較大、負載阻抗較小的場合。

圖e為π形濾波器，適用于高頻時源阻抗和負載阻抗較大的場合。

圖f為T形濾波器，適用于高頻時源阻抗和負載阻抗都比較小的場合。

濾波電路在布局、布線時要注意：

1.確保濾波電路的地是一個低阻抗的地，不同功能電路之間不能存在共地阻抗

2.濾波電路的輸入/輸出不能互相交叉走線，需要隔離。

3.濾波電路的走線路徑要短，要盡量減小濾波電容的等效串聯(lián)電感和等效串聯(lián)電阻

4.接口濾波電路應該盡量靠近接口的接插件放置。

EMC中地的分割與匯接

在PCB單板中，噪聲波動大的地稱為“動態(tài)地”，紋波小的地稱為“靜態(tài)地”。靜態(tài)地和動態(tài)地一般要做隔離。分地處理可以根據(jù)不同電源電壓、數(shù)字和模擬信號、高速和低速信號、大電流和小電流來分別設置地線。這樣可以防止不相容電路的回流信號疊加，防止共地線阻抗耦合。

例如數(shù)字地和模擬地，數(shù)字信號變化速度快，所以在數(shù)字地上引起的噪聲會很大，而模擬信號需要一個干凈的地參考工作，因此模擬地和數(shù)字地混在一起，噪聲就會影響模擬信號。模擬地和數(shù)字地一般會分開處理，然后通過細的走線連接在一起，或單點連接。

常用的單點連接方式有PCB走線、0歐姆電阻、磁珠和小電容等。當然數(shù)字地和模擬地分開處理只是針對一般情況，如果數(shù)字地的噪聲干擾幅度在允許的閾值范圍內(nèi)就可以合在一起。

EMC中的屏蔽與隔離

屏蔽根據(jù)原理不同可以分為電屏蔽、磁屏蔽和電磁屏蔽：

1.電屏蔽的實質(zhì)是減小兩個設備（或電路、組件、元件）間電場感應的影響。原理是將干擾源被良導體制成的屏蔽體導入地，因此電屏蔽需要保證接地良好及屏蔽體是良導體。

2.磁屏蔽的原理是由屏蔽體對干擾磁場提供低磁阻的磁通路，對干擾磁場進行分流。因此要選擇鋼、鐵盒坡莫合金等高磁導率的材料設計殼體。

3.電磁屏蔽的原理是通過金屬屏蔽體可以反射、吸收電磁波來屏蔽輻射干擾源。輻射的頻率和屏蔽體的孔縫尺寸相關，設計電磁屏蔽時需要考慮。

在PCB設計時，對于敏感電路、強輻射電路等需要設計一個屏蔽腔，在屏蔽腔壁緊貼的部位要加上接地過孔，要求如下：

1.要有兩排以上的過孔；

2.兩排過孔要互相錯開；

3.同一排的過孔間距要小于λ/20；

4.PCB與屏蔽腔焊接部位禁止有綠油；

5.處理射頻信號，射頻信號線在頂層穿過屏蔽壁時，要在屏蔽腔的相應位置開一個槽門，門高大于0.5mm，門寬要保證安裝后信號線和屏蔽體間的距離大于1mm，如下圖所示

編輯

屏蔽壁槽門

一些電磁計算軟件如HFSS、Feco、EADS/EMC2000、Flowmerics/FLOWEMC和Ansys/Multiphysics等，可以幫助設計人員設計出符合EMC的結(jié)構(gòu)，軟件可對電子設備通過孔、縫等結(jié)構(gòu)的電磁場輻射泄漏進行仿真，主要涉及器件、印制板建模及腔體結(jié)構(gòu)建模等。

另外，整理了一些電子工程類的資料，分享給大家，目前有模擬電路、單片機、C語言、PCB設計、電源相關、FPGA、EMC、物聯(lián)網(wǎng)、Linux相關學習資料，還有針對大學生的資料包，后續(xù)還會有更多資料分享給大家，助力大家學習，成就夢想~

鏈接可在往期文章中找（在文章的最后有鏈接）~

模擬電路設計的九個級別，你是模電幾段？